DSP课程设计报告(精).pdf
《DSP课程设计报告(精).pdf》由会员分享,可在线阅读,更多相关《DSP课程设计报告(精).pdf(30页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、DSP 课程设计 实 验 报 告 语音压缩、存储与回放 成绩:工程设计 50 报告 20 答辩 30 总分 评语:指导教师签字:日期:一、实验背景与内容 语音通信是现代多媒体通信中一个重要的组成部分,而语音信号是信息的重要形式,语音信号处理有着广泛的应用领域,同时语音压缩在语音信号的传输、存储等方面有非常广泛的作用,而且在通信领域中已经有较成熟的发展和广泛应用。本设计要求采用 DSP 及其 A/D、D/A转换器进行语音信号的压缩、存储和回放。语音的数字通信无论在可靠性、抗干扰能力、保密性还是价格方面都远优于模拟语音信号,但这是以信道占用宽频带宽为代价的。因此为了减少语音信号所占用的带宽或存储空
2、间,就必须对数字语音信号进行压缩编码。一个优秀的语音压缩系统要求能够在软硬件资源占用比例低和压缩编解码时间短的同时,可以实现多通道语音实时压缩。DSP 仿真器用于 DSP 的在线调试开发,可以通过软件在线控制 DSP 的运行状态,并能够查看 DSP 内部寄存器。PC 是开发人员和 DSP 系统之间的交互界面,通过 PC 上安装的 CCS 集成开发环境,开发人员可以在友好的图形界面下对目标系统进行操作。本次实验采用 DSP C5402 实验板实现语音信号的压缩解压的。SEED-VC5402 DSK 实验板上集成了 SRAM,FLASH,音频输入输出接口等部件。二、实验目的 1、应用 DSP 算法
3、实现对语音信号的压缩、存储和回放。2、熟悉使用 C 语言编写较复杂的程序;3、熟悉 C 语言对外设(DSK 板或示波器)的访问(软件编程、硬件连接);4、熟练使用软件 CCS5000 对程序的完整调试过程。三、实验设计要求及目标 1 要求(1)使用 DSP 实现语音压缩和解压缩的基本算法,算法类型自定,例如可以采用、等语音压缩算法。(2)采用 A/D 转换器从 MIC 输入口实时采集语音信号,进行压缩后存储到 DSP 的片内和片外 RAM 存储器中,存储时间不小于 10 秒。(3)存储器存满之后,使用 DSP 进行实时解压缩,并从 SPEAKER 输出口进行回放输出。(4)使用指示灯对语音存储
4、和回放过程进行指示。2设计思路 语音信号的幅度(发音强度)并非均匀分布,由于小信号占的比例比大信号大很多,因此可以进行非均匀量化。达到这一目标的基本做法是,对大信号使用大的量化间隔,而小信号则使用小的台阶。ITU-T 建议的 PCM A 律和 律语音压缩标准可以分别将 13 比特和 14 比特压缩为 8 比特,达到语音压缩的目的。四、实验原理 1、DSK 包括:主芯片 1 枚:100 MHz TMS320VC5402 DSP RAM 1 枚:1 个软件等待的 64K16bit 的 SRAM(CY7C1021V33 FLASH 1 枚:256K16bit 的 FLASH 存储器(AM39VF40
5、0A 接口 2 个:一个连接到 PC 机并口的主机端接口 HPI 和用于仿真的JTAG 测试总线控制器 信号采集和输出端口:麦克风/耳机音频接口 C5402 的硬件特点:增强型哈佛结构,一个程序总线,三个独立的数据总线;40bit 的算术逻辑单元 ALU;可寻址的程序空间达 1Mx16bit;4Kx16bit 片内ROM;16Kx16bit 双口片内 RAM;片内外设:软件可编程等待状态发生器;片内锁相环时钟发生器;两个多通道缓冲串口;增强型 8bit 并行HPI 口;两个 16bit 定时器;六通道 DMA 控制器;节电模式 IDLE1,IDLE2,IDLE3 做功耗控制;单周期定点指令(1
6、00MIPS)执行时间为10ns。C5402 硬件优点:内部多总线结构保证在一个机器周期内可以多次访问程序空间和数据空间;指令执行时的多重流水线结构将指令周期降低到了最小值;多处理单元可以在一个指令周期内同时进行运算,而这种结构恰好满足了数字信号处理中的一些特殊要求如 FIR、IIR、FFT 等运算。C5402 的软件特点:7 种有效灵活的寻址方式,仅为 10ns 的指令执行周期。2、TMS320C5402 的结构及原理 TMS320C5402 采用先进的改进的哈佛结构和 8 条总线结构,解决了冯诺伊曼(Von-Neumann)结构中高速数据传输时的传输通道上的瓶颈现象,使处理器的性能大大提高
7、,程序数据总线相互独立,允许同时访问程序存储器和数据存储器,实现高度并行操作。此外,还可以在数据总线与程序总线之间相互传送数据,从而使处理器具有在单个周期内同时执行算数运算、逻辑运算、移位操作、乘法/累加运算以及访问程序和数据存储器的强大功能。TMS320C5402 的内部多总线结构保证在一个机器周期内可以多次访问程序空间和数据空间;指令执行时的多重流水线结构将指令周期降低到了最小值;多处理单元可以在一个指令周期内同时进行运算,而这种结构恰好满足了数字信号处理中的一些特殊要求如 FIR、IIR、FFT 等运算。由于 C5402 有 7 种有效灵活的寻址方式的软件特点,仅为 10ns 的指令执行
8、周期,还有一些特殊的运算指令更好地满足了数字信号处理中特有的运算需要。TMS320C5402 具有高速的,全双工串行口,可用来与系统中的其他 C54x 器件,编码解码器,串行 A/D,D/A 转换器以及其他的串行器件直接接口。这两个串行口均为多通道缓冲串行口 McBSP(Multi-channel Buffered Serial Port)。它支持全双工通信,双缓冲数据寄存器,允许连续的数据流。内置-律和 A-律压扩硬件。DSP 结构框图 3、AD50 的结构与原理 AD50 是单片音频接口芯片(AIC)。它内部集成了 16 位的 D/A 和A/D 转换器,采样速率最高可达 s,其采样速率可通
9、过 DSP 编程来设置。在 DAC 之前有一个插值滤波器以保证输出信号平滑和 ADC之后有一个抽取滤波器以提高输入信号的信噪比。AD50 内部有 7个数据和控制寄存器,用于编程控制它们的工作状态。它的数据传输模式和采样速率都可以通过 DSP 对其控制寄存器的编程来实现,因此,在许多场合下,AD50 都作为 DSP 的 AIC 来实现音频处理。寄存器 0:空操作寄存器。寄存器 1:软件复位 软件掉电 选择 16 位或 15 位工作方式 硬件或软件二次通信请求方式的选择 寄存器 2:使能 ALTDATA 输入端 为 ADC 选择 16/15 位方式 寄存器 3:选择 FS 与 FSD 之间延迟 S
10、CLK 的个数 告诉主机有几个从机被联上 寄存器 4:为输入和输出放大器选择放大器增益 选择 N 来设置采样频率,fs=MCLK/(128*N)或 MCLK/(512*N)在 MCLK 输入端使能外部时钟输入并旁通内部的 PLL 寄存器 5,6:保留 AD50 与 C5402 之间的数据传送采用串行方式,包括两种传输模式:16 位 和 15+1 位传输模式。15+1 位模式时,其中的 D0 位表示二次通信。它们各 自的时序如下:4、程序存储芯片 实验中,电路选用的芯片 SST39VF400 是一个低功耗 FLASH。芯片硬件特点:A17 至 A0 为外部地址管脚,D15 至 D0 为 1 条数
11、据线,CE#为片选控制管脚(低有效),OE#为输出控制管脚(低有效),WE#为写入控制管脚(低有效)。工作在至电压下,存储容量位 256KW,其。中的数据可以保持 100 年以上,可重复编程次数高达 10 万次。5、u_LAW/a_LAW 的压扩硬件处理 在电信中常常利用 u 律和 a 律对数据进行压扩处理,C5400 在 McBSP 中提供了专门的硬件实验这一功能。压扩处理时,CPU 访问到的都是 16位的,他分别是利用线性的 14 位数据(u 律)和 13 位(a 律)数据左对齐获得的。压扩硬件结构和相应的数据如下图所示。在本实验中,我们通过软件编程来完成线性码转换成 A 律。语音信号通常
12、是小信号概率大,大信号出现的概率小,为提高小信号时的量化信躁比,压缩比特速率,可为非线性量化。语音压缩是把 16位的数据比特转化为 8 位数据比特,从而到达语音压缩的目的。在主程序中通过 A/D 抽样量化,可以得到 16 位的线性编码,再由编码表通过软件计算得到 8 位 A 律编码,其中最高位为符号位,第 6 位到第 4 位为段落码,低 4 位为段内码。将 8 位的压缩结果存储到系统 RAM中进行缓存,根据抽样率、语音存储时间以及系统 RAM 的容量设置语音存储缓冲区的大小,待缓冲区存满后,将缓冲区内的数据进行解压缩,然后输出到 SPEAKER 接口输出端。若使用 A/D 转换器,必须首先对
13、A/D 转换器进行初始化设置,即设置A/D 转换器的工作模式、输入增益以及抽样频率等。A 律压缩编码表 线性输入编码 压缩编码 0000000wxyza 000wxyz 0000001wxyza 001wxyz 000001wxyzab 010wxyz 00001wxyzabc 011wxyz 0001wxyzabcd 100wxyz 001wxyzabcde 101wxyz 01wxyzabcdef 110wxyz 1wxyzabcdefg 111wxyz 五、程序设计思路 DSP 程序设计应包括用户程序、存储器配置程序。为了实现语音信号的采集与回放,先将语音信号采集,运用 a 律压缩算法将
14、信号压缩并存入存贮器中,当放音开始时运用 a 律解压算法将信号解压并从存储器中释放出来,实现语音的回放。1、软件设计流程 否 2、TMS320VC5402 mcbsp 的串口的初始化 首先将 DSP 的串口 1 复位,再对串口 1 的 16 个寄存器进行编程,使串口 1 工作在以下状态:禁止 SPI 模式,但数据相,每帧一字,每字 16 位,帧同步脉冲低电平有效,并且帧同步信号和移位信号有外部时钟产生。hHandset=codec_open(HANDSET_CODEC;此语句调用了函数 codec_open(对串口 1 进行了初步设置,设置成功返回 codec 的句柄放在变量 hHandset
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- DSP 课程设计 报告
限制150内