实验七组合逻辑电路设计.pdf

《实验七组合逻辑电路设计.pdf》由会员分享，可在线阅读，更多相关《实验七组合逻辑电路设计.pdf（7页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、百度文库-好好学习，天天向上-1 实验七 组合逻辑电路设计 一、实验目的 1、掌握用小规模集成电路设计组合逻辑电路的方法。2、熟悉用中规模集成电路设计组合逻辑电路的方法。二、实验原理 组合逻辑电路在逻辑功能上的特点是：这种电路在任何时刻的输出仅仅取决于该时刻的输入信号，而与这一时刻输入信号作用前电路原来的状态没有任何关系。其电路结构基本上由逻辑门电路组成，只有从输入到输出的通路，没有从输出反馈到输入的回路，这类电路没有记忆功能。组合逻辑电路的设计就是将实际的，有因果关系的问题用一个较合理、经济、可靠的逻辑电路来实现。组合逻辑电路设计的一般过程是 （1）分析事件的因果关系，并用二值逻辑的 0 与

2、 1 列出真值表。（2）把真值表转换为对应的逻辑函数。（3）根据电路的具体要求和器件的资源情况等因素选定器件的类型。（4）将逻辑函数化简或变换成与所选用的器件类型相一致。（5）根据化简或变换后的逻辑函数，画出逻辑电路图。（6）根据逻辑电路图，用选定的器件实现具体的电路装置，并进行调试完成。逻辑化简是组合逻辑电路设计的关键步骤之一。但最简设计不一定是最佳的，一般情况在保证速度，稳定可靠与逻辑关系清晰的前提下，应尽量使用最少的器件，以降低成本，减少体积。函数式化逻辑电路用 门 电用 MSI 组合 电路或 PLD 用门电路 逻辑 逻辑 真值逻辑 函数选定器件函数式变逻辑电路图 1 组合逻辑电路的设计

3、过程 逻辑 问题 逻辑 真值表 逻辑 函数式 选定器件类型 函数式 化简 函数式 变换 逻辑 电路图 逻辑 电路图 百度文库-好好学习，天天向上-2 组合逻辑电路设计过程通常是在理想情况下进行的，即假定一切器件均没延迟效应。但实际上并非如此，信号通过任何器件都需要一个响应时间。而且由于制造工艺上的原因，各器件的延迟时间离散性很大，因此按照理想情况设计的组合逻辑电路，在实际工作中输入信号变化时有可能产生不正常现象，这就是通常所说的冒险现象。组合逻辑电路的冒险现象是一个重要的实际问题。当设计出一个组合逻辑电路后，首先应进行静态测试，即按真值表依次改变输入变量，测得相应的输出逻辑值，验证逻辑功能后，

4、再进行动态测试，观察是否存在冒险。如果电路存在冒险现象，但不影响电路的正常工作，就不需要采取消除冒险的措施，如果影响电路的正常工作，就必须采取措施加以消除。1 用 SSI（小规模集成电路）设计组合逻辑电路 若设计一个一位二进制半加器，见图 2，具体过程可如下：（1）半加器应有三个输入端两个输出端 A、B：分别为被加数、加数。S：相加的和。CO：是向高位的进位。根据二进制加法规则列出真值表，见表 1：输入 输出 A B S CO 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 (2)根据真值表写出逻辑函数 S=BABA COAB(3)设对半加器所用的器件类型有限制，只能用单一类型

5、的与非门，如 74LS00。(4)把 S、CO 的函数式转换与所选用的器件一致，即与非与非的关系。表 1 半加器真值表 B CS A C图 2 半加器逻辑符号 Co百度文库-好好学习，天天向上-3 S=BABA=BABAAB CO=AB=AB(5)根据与非与非形式的逻辑函数，画出逻辑电路图，见图 3。因要用到 5 个与非门，所以要选用 2 片 74LS00 芯片，并根据 74LS00 的引线排列，在逻辑图上标引线号，如 G11表示第一个芯片的第一个门，输入引线号为 1 和 2，输入引线号为 3。标引线号为了便于接线。（a）逻辑电路图 （b）Multisim 仿真电路图 图 3 半加器逻辑电路图

6、 （6）测试逻辑电路功能，控制开关 K1、K2，使输入端 A、B 在高低电平之间转换，用两个显示灯显示输出 S、CO端的电平，高电平输出时指示灯亮，低电平时不亮，填入表 2，并与真值表比较。至此一位二进制半加器原理性设计已经完成。表 2 输入 输出 A B S CO 状态 电平（V）状态 电平(V)电平(V)电平(V)S 百度文库-好好学习，天天向上-4 0 VIL 0 VIL VOL VOL 0 VIL 1 VIH VOH VOL 1 VIH 0 VIL VOH VOL 1 VIH 1 VIH VOL VOH 2、用 MSI 设计组合逻辑电路 （1）用集成二进制加法器不但可以实现二个二进制数

7、的全加，而且还可以实现二进制数的全减、相乘、8421BCD 码相加以及代码转换等。现用四位集成二进制加法器设计一个四位二进制码转换成 8421BCD 码的电路。设计思路如下。列出 4 位二进制码与 8421BCD 码的对照真值表，如表 3 所示，从表中发现，当输入代码小于 1010 时，输出代码的低（个）位与输入代码完全相同；当输入代码大于等于 1010时，Y0和 D0完全相同，但 D3D2D1总比 Y4Y3Y2Y1小 3，所以，只要 D3D2D1101 时加 011，即可获得高位代码输出 Y4Y3Y2Y1。所以可用一个四位二进制全加器集成电路来实现，如图4 所示。图中虚线框内是一个 D3D2

8、D1101 判别电路，当 D3D2D1101 其输出 F=1，否则 F=0，这样便实现了当 D3D2D1101 时，D3D2D1实现加 011 得到 Y4Y3Y2Y1，当 D3D2D1101 时，Y3Y2Y1=D3D2D1，而 Y0总是和 D0相同。D3D2D1101 判别电路是一个组合逻辑电路，其卡诺图如图 5 所示，由此得 13231323DDDDDDDDF 表 3 4 位二进制码与 8421BCD 码的对照真值表 等效 十进制数 输入 输出（BCD 码）二进制数 十位 个位 D3 D2 D1 D0 Y4 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1

9、0 0 0 0 1 2 0 0 1 0 0 0 0 1 0 3 0 0 1 1 0 0 0 1 1 4 0 1 0 0 0 0 1 0 0 5 0 1 0 1 0 0 1 0 1 6 0 1 1 0 0 0 1 1 0 7 0 1 1 1 0 0 1 1 1 百度文库-好好学习，天天向上-5 8 1 0 0 0 0 1 0 0 0 9 1 0 0 1 0 1 0 0 1 10 1 0 1 0 1 0 0 0 0 11 1 0 1 1 1 0 0 0 1 12 1 1 0 0 1 0 0 1 0 13 1 1 0 1 1 0 0 1 1 14 1 1 1 0 1 0 1 0 0 15 1 1 1

10、 1 1 0 1 0 1 (2)数据选择器是中规模集成电路中较有用的组合逻辑器件之一。同学们可以自己尝试用数据选择器设计组合逻辑电路。三、预习要求 1、复习组合逻辑电路的设计方法；2、仿照实验原理中给出的半加器设计方法，设计一个一位全加器，设计内容包括简要设计步骤、逻辑电路、实验电路，并拟定实验步骤；3、用四位二进制全加器 74LS83 及 74LS00 设计一个 4 位纯二进制码转换成 8421BCD码的电路。画出实验电路图，并进行 Multisim 仿真分析；F D3 D2D1 00 01 11 10 0 1 1 1 1 0 0 0 0 0 图 5 F D1 D2 D3 D0 Y0 Y1

11、Y2 Y3 Y4 CPG/CO CI 0 0 0 3 3 3 P Q(1)(3)(8)(11)(10)(7)(4)(16)(13)(9)(6)(2)(15)(14)图 4 百度文库-好好学习，天天向上-6 4、设计四变量奇偶判别电路，画出其逻辑电路图，并进行 Multisim 仿真分析；四、实验内容 请完成实验内容 1 以及实验内容 2 和 3 中的一个。1、用异或门 74LS86 和与非门 74LS00 设计一个一位二进制全加器并进行逻辑功能测试。把 A、B、CI端按下表分别接高或低电平，用指示灯测出相应的 S、CO，记录在表 4 内，并与真值表比较。表 4 输入 输出 A B CI S C

12、O 状态 电平（V）状态 电平（V）状态 电平（V）状态 电 平（V）状态 电 平（V）0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 2、用 74LS83 和 74LS00 设计一个 4 位纯二进制码转换成 8421BCD 码的电路。（1）按预习时所设计的实验电路图建立仿真电路，进行仿真分析。（2）把 D3、D2、D1、D0端按表 5 所列分别接高或低电平，用指示灯指示相应的输出端Y4、Y3、Y2、Y1、Y0电压，灯亮表示高电平，不亮表示低电平，并记录在表 5 中，再与真值表比较。在用指示灯进行指示电压的时候要注意指示灯的阈值电压大小，默认值是

13、，可以将其改成。3、用八选一数据选择器 74LS151 和与非门 74LS00 设计一个四变量(如 D、C、B、A）奇偶判别电路。要求当 4 个输入中有奇数个高电平 1 时电路输出高电平 1，否则输出低电平0。百度文库-好好学习，天天向上-7 （1）按预习时所设计的实验电路图建立仿真电路，进行仿真分析。（2）把 4 个输入端 D、C、B、A 按表 6 所列分别接高或低电平，用指示灯指示相应的输出端 Y 电压，灯亮表示高电平，不亮表示低电平，并记录在表 6 中，再与真值表比较。表 5 表 6 五、实验总结 总结实验中遇到的问题及解决方法、实验注意事项等。输入 输出 D C B A Y 0 0 0

14、 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 输入（四位二进制码）输出（8421BCD 码）十位 个位 D3 D2 D1 D0 Y4 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1