数字钟电路设计与实现.pdf

《数字钟电路设计与实现.pdf》由会员分享，可在线阅读，更多相关《数字钟电路设计与实现.pdf（9页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 目录 一、封面.1 二、目录.2 三、设计要求3 四、设计方案3 五、单元电路设计4 六、整机电路10 七、总结10 2 一、设计目的 1、提高对计数、译码、显示、校时、调试系统的设计能力；2、掌握简单数字系统设计方法，培养数字电路的设计能力；3、掌握数字电子钟的设计制作方法。二、设计内容和要求 1、设计一个数字钟，指标：（1）时钟以二十四小时为一个周期；（2）可以显示时、分、秒；（3）具有校时功能，可以对时和分单独校时。2、画出各单元电路图、整机功能框图和逻辑电路图；3、写出设计和实验总结报告。三、设计方案 1、数字钟设计原理（1）数字电子钟一般由振荡器、分频器、译码器、显示器等几部分电路

2、组成，这些电路都是数字电路中应用最广的基本电路。振荡器产生的时标信号送到分频器，分频器将时标信号分成 1HZ 的方波作为秒信号。秒信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。“秒”的计数、显示由两级计数器和译码器组成的六十进制计数电路实现；“分”的计数、显示电路与“秒”的相同；“时”的计数、显示由两级计数器和译码器组成的二十四进制计数电路实现。所有计时结果由七段数码管显示器显示。2、总体结构框图如下：3 五、单元电路设计（1）脉冲产生电路 秒脉冲产生电路由振荡器和分频器构成。振荡器由门电路和高频率晶振等构成，经过多级分频电路可以产生频率稳定的1Hz 脉冲信号，

3、称为秒脉冲。电路图如下：（2）时间计数电路 来自分频器的时标信号先后经过两级60 进制计数器和一个 24 进制计数器，分别得到“秒”个位、十位，“分”个位、十位以及“时”个位、十位的计时。“秒”、“分”计数器为 60 进制计数器,而根据设计要求,“时”计数器为 24 进制计数器。4 U1 到 U6 六个 74LS160 构成数字钟的秒、分、时计数器。74ls160 引脚图管脚图 1）60 进制计数器是由两片 74LS160，以及与非门来实现的。U1、U2 共同构成秒计数器，它由两个 74LS160 构成六十进制的计数器。U1 作为秒个位十进制计数器，它的复位输入 RD、和置位输入 LD 都接低

4、电平，秒信号脉冲作为计数脉冲输入到 CP1 端，输出端 C 控制 U2 秒十位计数器的计数脉冲输入。Q1、Q2、Q3、Q4 作为秒个位的计时值送至秒个位七段显示译码/驱动器。U2 作为秒十位六进制计数器，它的计数脉冲输入受到秒个位 U1 的控制，其计数器使能端 EP、ET 与 U1 的输出端 C 相连接。当 U2 计数器计到 0011，即清零信号到复位输入端时，Q1、Q2、Q3、Q4 输出的都是零。Q1、Q2、Q3、Q4 作为秒十位的计时值送至秒十位七段显示译码/驱动器。U3、U4 分别构成分个位十进制和分十位六进制计数器。U3、U4 与 U1、U2 的连接方法相似。当计数器输出为 01011

5、001 状态，U3（U1）、U4（U2）的 LD 端同时为“0”，使计数器立即返回到 00000000 状态。这样就构成了六十进制计数器。60 进制计数器电路图如下：5 2）24 进制计数器也是由两片 74LS160，以及与非门来实现的（3）显示译码/驱动器和 LED 七段数码显示管 译码显示电路选用 74LS247 直接驱动共阳极的七段数码管 六个 74LS247 集成电路构成数字钟的七段数码显示管显示译码/驱动器。74LS247七段显示译码器输出高电平有效，将 8421BCD 码译成七段（a、b、c、d、e、f、g）输出，用以直接驱动 LED 七段数码显示对应的十进制数。译码驱动电路将计数

6、器输出的 BCD 码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。6 74LS247 功能表及其引脚图 译码显示电路如下 7 （4）分频器 数字电子钟脉冲产生电路通常采用石英晶体振荡器的谐振频率为32768Hz，经过十五级二分频电路，便可得到频率为 1 Hz 的秒脉冲信号。电路中选用四片 74LS161组成了一个十五级二分频电路。分频器电路图如下（5）校时电路 校时电路的作用是当计时器刚接通电源或时钟走时出现误差时，进行时间的校准。校时电路如下：8 其中 S1 为校“分”用的控制开关，S2 为校“时”用的控制开关。校时脉冲采用分频器输出的1Hz 脉冲，当 S1 或 S

7、2 分别为“0”时可进行“快校时”。六、整机电路：由信号发生器输出 1 Hz 的脉冲信号，即秒信号。秒信号输入计数器进行计数，并把累计结果以时分秒的数字显示出来。振荡器是整个数字钟的核心，它产生一个频率标准，其精度和稳定度基本决定了数字钟的计时准确性，是影响数字钟志良的决定性因素之一。在实际英语电路中采用晶体振荡器作振荡源。因为它的精度高。数字钟的计数电路时用两个六十进制和一个二十四进制计数器实现的。在数字钟电路中，译码器的输入信号就是计数器的输出信号，它的输出端接至数码管.计数器输出的四位 BCD 码经译码后，变成某个十进制数字对应的控制电平，去驱动数码管各段发光，从而把该数字显示出来。七、设计总结和心得 这次课程设计是我们第一次将所学的知识综合应用到实际中去。为期一个学期的设计，本以为时间很充裕，但是整个设计方案、过程的完成遇到了很多之前想象不到的问题。比如设计方案中如何利用现有的元件组装得到设计要求，如何找到错误的原因，如何利用计算机来画图等等。在这个过程中我们查阅了大量的资料，主要是来自网上及模电、数电等参考书，同时咨询了学校的一些师兄和老师。最终在大家的共同努力下，顺利完成了整个课程设计。这次课程设计教会了我们在以后的学习和工作当中要养成严谨、耐心的工作态度，遇到困难要主动出击，而不是坐着等人给自己指导。9