控制单元的功能分析优秀PPT.ppt

《控制单元的功能分析优秀PPT.ppt》由会员分享，可在线阅读，更多相关《控制单元的功能分析优秀PPT.ppt（45页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第九章限制单元的功能第九章限制单元的功能 计算机组成原理计算机组成原理 主讲人：陈志勇主讲人：陈志勇 山东高校山东高校 计算机科学与学院计算机科学与学院作者：唐朔飞作者：唐朔飞高等教化出版社高等教化出版社2l第四篇第四篇 限制单元限制单元l功能：发出各种限制信号序功能：发出各种限制信号序列列l分析时序系统以及微操作吩分析时序系统以及微操作吩咐节拍支配咐节拍支配l学习如何用组合逻辑限制及学习如何用组合逻辑限制及微程序限制两种方式设计限微程序限制两种方式设计限制单元制单元神经系统神经系统 第九章限制单元的功能 3内容提要内容提要10.2 微程序设计微程序设计 10.1 组合逻辑设计组合逻辑设计 9

2、.2 限制单元的功能限制单元的功能 9.1 微操作吩咐的分析微操作吩咐的分析 49.1 操作吩咐的分析 假设完成一条指令分假设完成一条指令分 4 个工作周期：个工作周期：取指周期取指周期 间址周期间址周期 执行周期执行周期 中断周期中断周期 5一、取指周期一、取指周期 PC MAR 地址总线地址总线1 RM(MAR)MDRMDR IR(PC)+1 PC+1 MDRCUMAR PC IR存储器存储器CPU 地地址址总总线线数数据据总总线线控控制制总总线线9.1 微操作吩咐的分析 OP（IR）CU(PC)指令指令6二、间址周期二、间址周期 M(MAR)MDR1 RMDR Ad(IR)指令形式地址指

3、令形式地址 MAR9.1MDRCUMARCPU地地址址总总线线数数据据总总线线控控制制总总线线IR存储器存储器地址地址Ad(IR)MAR 地址总线地址总线说明：在有些机器中没有最终一步操作。说明：在有些机器中没有最终一步操作。7三、执行周期三、执行周期 1.非访存指令非访存指令(1)CLA 清清A(2)COM 取反取反(4)CSL 循环左移循环左移(3)SAR 算术右移算术右移(Shift Arithmetic Right)(5)STP 停机指令停机指令0 ACCACC ACCL(ACC)R(ACC),ACC0 ACC0R(ACC)L(ACC),ACC0 ACCn0 G(此处此处G为运行标志触

4、发器为运行标志触发器)9.182.访存指令访存指令Ad(IR)MAR1 RM(MAR)MDR(ACC)+(MDR)ACC Ad(IR)MAR1 WACC MDRMDR M(MAR)STA XADD X (隐含寻址隐含寻址/干脆寻址干脆寻址)(2)存数指令存数指令(1)加法指令加法指令9.19(3)取数指令取数指令Ad(IR)MAR1 RM(MAR)MDRMDR ACC 3.转移指令转移指令(1)无条件转无条件转(2)条件转移条件转移Ad(IR)PCA0 Ad(IR)+A0(PC)PCLDA XJMP XBAN X（负则转）（负则转）9.1104.三类指令的指令周期三类指令的指令周期 取指周期取

5、指周期执行周期执行周期取指周期取指周期执行周期执行周期取指周期取指周期执行周期执行周期取指周期取指周期间址周期间址周期执行周期执行周期非访存非访存 指令周期指令周期干脆访存干脆访存 指令周期指令周期间接访存间接访存 指令周期指令周期转移转移 指令周期指令周期9.1取指周期取指周期间址周期间址周期执行周期执行周期间接转移间接转移 指令周期指令周期11四、中断周期四、中断周期程序断点存入程序断点存入“0”地址地址程序断点程序断点 进栈进栈0 MAR1 WPC MDRMDR M(MAR)向量地址向量地址 PC0 EINT（置置“0”）0 EINT（置置“0”）向量地址向量地址 PCMDR M(MAR

6、)PC MDR1 W9.1(SP)1 MAR129.2 限制单元的功能 一、限制单元的外特性一、限制单元的外特性指令寄存器指令寄存器控制单元控制单元 CU时钟时钟标记位标记位CPU 内部的限制信号内部的限制信号到系统总线的限制信号到系统总线的限制信号来自系统总线的限制信号来自系统总线的限制信号系系统统总总线线131.输入信号输入信号(1)时钟时钟(2)指令寄存器指令寄存器(4)外来信号外来信号(3)标记标记CU 受时钟限制受时钟限制限制信号限制信号 与操作码有关与操作码有关OP(IR)CUCU 受标记位限制受标记位限制INTR 中断恳求中断恳求HRQ 总线恳求总线恳求一个时钟脉冲一个时钟脉冲

7、发一个操作吩咐或一组需同时执行的操作吩咐发一个操作吩咐或一组需同时执行的操作吩咐如如9.2142.输出信号输出信号(1)CPU 内的各种限制信号内的各种限制信号(2)送至限制总线的信号送至限制总线的信号Ri Rj(PC)+1 PCINTAHLDA访存限制信号访存限制信号访访 IO/存储器的限制信号存储器的限制信号读吩咐读吩咐写吩咐写吩咐中断响应信号中断响应信号总线响应信号总线响应信号MREQIO/MRDWRALU 、与、或、与、或9.215二、限制信号举例二、限制信号举例PCIRACCU时时钟钟ALU限制信号限制信号标记标记限制限制信号信号C0C1C2C3C4取指周期取指周期以以 ADD X

8、为例为例PCIRCU1.不接受不接受 CPU 内部总线的方式内部总线的方式PCPCPC M D R M A R M D R M A R内存内存16PCIRACCU时时钟钟ALU控制信号控制信号标志标志控制控制信号信号 M D R M A R二、限制信号举例二、限制信号举例1.不接受不接受 CPU 内部总线的方式（内部总线的方式（P380约定）约定）C1C2C3C5ADD X 间址周期间址周期IR9.2 M D R M D R M A R内存内存17PCIRACCU时时钟钟ALU控制信号控制信号标志标志控制控制信号信号 M D R M A R二、限制信号举例二、限制信号举例1.不接受不接受 CP

9、U 内部总线的方式内部总线的方式C1C2C5ADD X 执行周期执行周期C7C6C8ACALU控制控制信号信号9.2 M D R M A R M D R内存内存18MDRMDRCU(1)ADD X 取指周期取指周期 PC CU 发读命令发读命令 1 R MDR OP（IR）（PC）+1 PCIRPCMARAC YALUZ限制信号限制信号IRiIRiPCOPCOMARiMARiMDROMDRO 数据线数据线数据线数据线限制信号限制信号CPU 内内 部部 总总 线线时钟时钟2.接受接受 CPU 内部总线方式内部总线方式地址线地址线地址线地址线MARMDRIRCU9.2IRPCPCMDRMARCUI

10、RPCPCCUi i表示输入限制，表示输入限制，o o表示输出限制表示输出限制19(2)ADD X 间址周期间址周期 MDR 1 R MDR有效地址有效地址 Ad（IR）MDROMDRO 数据线数据线数据线数据线时钟时钟CUIRPCMARMDRACYALUZ控制信号控制信号控制信号控制信号CPU 内内 部部 总总 线线MDRIRMARi MARi地址线地址线地址线地址线MARIRiIRiMARMDRIRMDRMDRMDROMDROMDROMDROMDRO形式地址形式地址 MAR 9.2CU20时钟时钟CUIRPCMARMDRACYALUZ控制信号控制信号CPU 内内 部部 总总 线线MDROM

11、DRO(3)ADD X 执行周期执行周期 1 R MDR Z AC（AC）+（Y）MDR控制信号控制信号MARMDR地址线地址线 地址线地址线 数据线数据线数据线数据线MARMDRYMDRMDRMDROMDROMDROMDROMDROMDROMDROYiYi YALUACACOACO ALUiALUiALUALUACZZZZOZO ACiACiACACACACMARi MARiALUAC9.2CU21 例题（例题（例题（例题（9.119.11）：设）：设）：设）：设CPUCPU内部结构如图内部结构如图内部结构如图内部结构如图9.49.4所示，此外所示，此外所示，此外所示，此外还设有还设有还设有

12、还设有B B、C C、D D、E E、HH、L L六个寄存器，它们各自的六个寄存器，它们各自的六个寄存器，它们各自的六个寄存器，它们各自的输入和输出端都与内部总线相通，并分别受限制信号限输入和输出端都与内部总线相通，并分别受限制信号限输入和输出端都与内部总线相通，并分别受限制信号限输入和输出端都与内部总线相通，并分别受限制信号限制（如制（如制（如制（如BiBi为寄存器为寄存器为寄存器为寄存器B B的输入限制；的输入限制；的输入限制；的输入限制；BoBo为为为为B B的输出限制）。的输出限制）。的输出限制）。的输出限制）。要求从取指令起先，写出完成下列指令所需的全部微操要求从取指令起先，写出完成

13、下列指令所需的全部微操要求从取指令起先，写出完成下列指令所需的全部微操要求从取指令起先，写出完成下列指令所需的全部微操作和限制信号。作和限制信号。作和限制信号。作和限制信号。（1 1）ADD BADD B，C C；(B)+(C)(B)+(C)B)B)（2 2）SUB ASUB A，HH；(AC)-(H)(AC)-(H)AC)AC)接受内总线结构的指令流程举例接受内总线结构的指令流程举例221）ADD B,C232 2）SUB ASUB A，HH24例例 9.29.2 图中，各寄存器的输入和输出均受限制信号限制。图中，各寄存器的输入和输出均受限制信号限制。假设指令地址已存于假设指令地址已存于PC

14、PC中，画出中，画出 ADD X,D ADD X,D和和STA*DSTA*D两条两条指令的周期信息流程图，并列出相应的限制信号序列。指令的周期信息流程图，并列出相应的限制信号序列。BusBus+1+1M M和和MDRMDR之间双之间双向连接向连接2520092009年探讨生入学考试年探讨生入学考试4444题题l(13分分)某计算机字长某计算机字长16位，接受位，接受16位定长指位定长指令字结构，部分数据通路结构如图中所示，令字结构，部分数据通路结构如图中所示，图中全部限制信号为图中全部限制信号为1时表示有效，为时表示有效，为0时表时表示无效，例如限制信号示无效，例如限制信号MDRinE为为1表

15、示允许表示允许数据从数据从DB打入打入MDR，MDRin为为1表示允许表示允许数据从内总线打入数据从内总线打入MDR。l假设假设MAR的输出始终处于使能状态。加法指的输出始终处于使能状态。加法指令令“ADD(R1),R0”的功能为的功能为(R0)+(R1)（R1），即将），即将R0中的数据与中的数据与R1的内容所指主存单元的数据相加，并将结的内容所指主存单元的数据相加，并将结果送入果送入R1的内容所指主存单元中保存。的内容所指主存单元中保存。时钟时钟功能功能有效控制信号有效控制信号C1C1MAR(PC)MAR(PC)PCout,MARinPCout,MARinC2C2MDRM(MAR)MDRM

16、(MAR)PC(PC)+1PC(PC)+1MemR,MDRinE,MemR,MDRinE,PC+1PC+1C3C3IR(MDR)IR(MDR)MDRout,IRinMDRout,IRinC4C4指令译码指令译码无无l 下表给出了上述指令取指和译下表给出了上述指令取指和译码阶段每个节拍（时钟周期）码阶段每个节拍（时钟周期）的功能和有效限制信号，请按的功能和有效限制信号，请按表中描述方式用表格列出指令表中描述方式用表格列出指令执行阶段每个节拍的功能和有执行阶段每个节拍的功能和有效限制信号。效限制信号。26数据结构通路数据结构通路R0R1inA内总线内总线MARMDRIRPCMDRoutEPCinA

17、Cin存储器存储器(M)ALUMDRinCPUMemWIRinDataAddrMemR地址总线地址总线AB数据总线数据总线DB限制总线限制总线CBACAddAinACoutR1R1outMARinMDRoutMDRinE指令指令译码译码部件部件PC+1PCoutR0inR0outXout 三态门三态门限制信号限制信号Xin 寄存器寄存器输入限制信号输入限制信号图例图例27参考答案一参考答案一时钟时钟功能功能有效信号有效信号C5C5MAR(R1)MAR(R1)R1out,MARinR1out,MARinC6C6MDRM(MAR)MDRM(MAR)A(R0)A(R0)MemR,MDRinEMemR

18、,MDRinER0out,AinR0out,AinC7C7AC(MDR)+(A)AC(MDR)+(A)MDRout,Add,ACinMDRout,Add,ACinC8C8MDR(AC)MDR(AC)ACout,MDRinACout,MDRinC9C9M(MAR)(MDR)M(MAR)(MDR)MDRoutE,MemWMDRoutE,MemW28参考答案二参考答案二时钟时钟功能功能有效信号有效信号C5C5MAR(R1)MAR(R1)R1out,MARinR1out,MARinC6C6MDRM(MAR)MDRM(MAR)MemR,MDRinEMemR,MDRinEC7C7A(MDR)A(MDR)M

19、DRout,AinMDRout,AinC8C8AC(A)+(R0)AC(A)+(R0)MDRout,Add,ACinMDRout,Add,ACinC9C9MDR(AC)MDR(AC)ACout,MDRinACout,MDRinC10C10M(MAR)(MDR)M(MAR)(MDR)MDRoutE,MemWMDRoutE,MemW29三、多级时序系统三、多级时序系统 1.机器周期机器周期(1)机器周期的概念机器周期的概念(2)确定机器周期需考虑的因素确定机器周期需考虑的因素(3)基准时间的确定基准时间的确定全部指令执行过程中的一个基准时间全部指令执行过程中的一个基准时间每条指令的执行每条指令的执

20、行 步骤步骤每一步骤每一步骤 所需的所需的 时间时间 以完成以完成 最困难最困难 指令功能的时间指令功能的时间 为准为准 以以 访问一次存储器访问一次存储器 的时间的时间 为基准为基准若指令字长若指令字长=存储字长存储字长取指周期取指周期=机器周期机器周期9.2302.时钟周期时钟周期（节拍、状态）（节拍、状态）一个机器周期内可完成若干个微操作一个机器周期内可完成若干个微操作每个微操作需确定的时间每个微操作需确定的时间时钟周期是限制计算机操作的最小单位时间时钟周期是限制计算机操作的最小单位时间将一个机器周期分成若干个时间相等的将一个机器周期分成若干个时间相等的时间段（时间段（节拍、状态、时钟周

21、期节拍、状态、时钟周期）9.2用时钟周期限制产生一个或几个微操作吩咐用时钟周期限制产生一个或几个微操作吩咐31CLKT0T1T2T3时钟周期时钟周期2.时钟周期时钟周期（节拍、状态）（节拍、状态）机器周期机器周期机器周期机器周期T0T1T2T3T0T1T2T39.2323.多级时序系统多级时序系统机器周期、节拍（状态）组成多级时序系统机器周期、节拍（状态）组成多级时序系统一个指令周期包含若干个机器周期一个指令周期包含若干个机器周期一个机器周期包含若干个时钟周期一个机器周期包含若干个时钟周期CLK机器周期机器周期 机器周期机器周期 机器周期机器周期（取指令）（取指令）（取有效地址）（取有效地址）

22、（执行指令）（执行指令）指令周期指令周期T0T1T2T3T0T1T2T3T0T1T2T3机器周期机器周期机器周期机器周期（取指令）（取指令）（执行指令）（执行指令）指令周期指令周期T0T1T2T3T0T1T2 节拍节拍(状态状态)节拍节拍(状态状态)9.2工作周期工作周期1 1工作周期工作周期2 2工作周期工作周期3 3T1T1工作脉冲工作脉冲P PT2T2指令周期指令周期控制不同阶段操作时间控制不同阶段操作时间控制分步操作时间控制分步操作时间对微操作定时对微操作定时取指取指取操作数，执行取操作数，执行取地址取地址取出指令取出指令修改修改PC打入打入IR打入打入 PC基准时钟基准时钟工作周期工

23、作周期1 1工作周期工作周期2 2工作周期工作周期3 3节拍节拍工作脉冲工作脉冲P P节拍节拍T2T2指令周期指令周期取指取指修改修改打入打入打入打入补充：组合逻辑限制器的时序划分补充：组合逻辑限制器的时序划分344.机器速度与机器主频的关系机器速度与机器主频的关系机器的机器的 主频主频 f 越快越快 机器的机器的 速度也越快速度也越快在机器周期所含时钟周期数在机器周期所含时钟周期数 相同相同 的前提下，的前提下，两机两机 平均指令执行速度之比平均指令执行速度之比 等于等于 两机主频之比两机主频之比机器速度机器速度 不仅与不仅与 主频有关主频有关，还与机器周期中所含，还与机器周期中所含时钟周期

24、时钟周期（主频的倒数）（主频的倒数）数数 以及指令周期中所含以及指令周期中所含的的 机器周期数有关机器周期数有关9.2MIPS1MIPS2=f1f235四、限制方式四、限制方式 如何形成限制不同微操作序列所接受的时序限制方式如何形成限制不同微操作序列所接受的时序限制方式1.同步限制方式（预先设定）同步限制方式（预先设定）任一微操作均由任一微操作均由 统一基准时标统一基准时标 的时序信号限制的时序信号限制CLK机器周期机器周期机器周期机器周期机器周期机器周期（取指令）（取指令）（取有效地址）（取有效地址）（执行指令）（执行指令）指令周期指令周期T0T1T2T3T0T1T2T3T0T1T2T3(1

25、)接受接受 定长定长 的机器周期的机器周期以以 最长最长 的的 微操作序列微操作序列 和和 最繁最繁 的微操作作为的微操作作为 标准标准9.2机器周期内机器周期内 节拍数相同节拍数相同36(2)接受不定长的机器周期接受不定长的机器周期 机器周期机器周期机器周期机器周期（取指令）（取指令）（执行指令）（执行指令）指令周期指令周期T0T1T2T3T0T1T2 节拍节拍(状态状态)机器周期机器周期机器周期机器周期（取指令）（取指令）（执行指令）（执行指令）T0T1T2T3T0T1T2T3TT延长延长9.2机器周期内机器周期内 节拍数不等节拍数不等37(3)接受中心限制和局部限制相结合的方法接受中心限

26、制和局部限制相结合的方法 T0T1T2T3T0T1T2中央控制节拍中央控制节拍 T3T0T1中央控制节拍中央控制节拍机器周期机器周期执行周期执行周期指令周期指令周期取指周期取指周期T0T1T2T39.2局部限制的节拍宽度与局部限制的节拍宽度与中心限制的节拍宽度一样中心限制的节拍宽度一样T*T*T*局部控制节拍局部控制节拍382.异步限制方式异步限制方式 无基准时标信号无基准时标信号无固定的周期节拍和严格的时钟同步无固定的周期节拍和严格的时钟同步接受接受 应答方式应答方式3.联合限制方式联合限制方式 4.人工限制方式人工限制方式(调试方式调试方式)(1)(1)ResetReset(2)(2)连续

27、连续 和和 单条单条 指令执行转换开关指令执行转换开关(3)(3)符合停机开关（指示存储器的位置）符合停机开关（指示存储器的位置）(同步与异步相结合同步与异步相结合)9.2大部分统一、小部分区分对待大部分统一、小部分区分对待 39补充：补充：时序限制方式时序限制方式 计算机的操作和时序信号之间的关系，称为时序限制计算机的操作和时序信号之间的关系，称为时序限制方式。常用的有同步限制方式和异步限制方式。方式。常用的有同步限制方式和异步限制方式。1 1、同步限制方式、同步限制方式 概念：用统一发出的时序信号对各项操作进行同步限概念：用统一发出的时序信号对各项操作进行同步限制制,称为同步限制方式。（时

28、钟周期作为基本时序）称为同步限制方式。（时钟周期作为基本时序）特点：有明显时序时间划分，时钟周期时间固定，各特点：有明显时序时间划分，时钟周期时间固定，各步操作的连接、各部件之间的数据传送受严格同步定时限步操作的连接、各部件之间的数据传送受严格同步定时限制。制。优缺点：时序关系简洁，时序划分规整，限制优缺点：时序关系简洁，时序划分规整，限制40不困难；限制逻辑易于集中，便于管理。时间支不困难；限制逻辑易于集中，便于管理。时间支配不合理；时间利用不经济。配不合理；时间利用不经济。应用场合：用于应用场合：用于CPUCPU内部、设备内部、系统内部、设备内部、系统总线操作总线操作(各挂接部件速度相近，

29、传送时间确定，各挂接部件速度相近，传送时间确定，传送距离较近传送距离较近)。2 2、异步限制方式、异步限制方式 概念：各项操作按不同须要支配时间，不受概念：各项操作按不同须要支配时间，不受统一时序限制。统一时序限制。特点：无统一时钟周期划分，各操作间的连特点：无统一时钟周期划分，各操作间的连接和各部件之间的信息交换接受异步应答方式。接和各部件之间的信息交换接受异步应答方式。补充：补充：时序限制方式时序限制方式41例例.异步传送操作异步传送操作主设备：申请并驾驭总线限制权的设备。主设备：申请并驾驭总线限制权的设备。从设备：响应主设备恳求的设备。从设备：响应主设备恳求的设备。补充：补充：时序限制方

30、式时序限制方式42优缺点：时间优缺点：时间支配紧凑、合支配紧凑、合理；限制困难。理；限制困难。应用场合：用应用场合：用于异步总线操于异步总线操作作(各挂接部各挂接部件速度差异大，件速度差异大，传送时间不确传送时间不确定，或传送距定，或传送距离较远离较远)。补充：补充：时序限制方式时序限制方式43五、多级时序系统实例分析五、多级时序系统实例分析1.8085 的组成的组成9.2A15A8中断控制中断控制 AC(8)TR(8)FR(5)IR(8)IDAL（16）PC（16）SP（16）L（8）H（8）E（8）D（8）C（8）B（8）指令译码指令译码 和和 机器周期机器周期 编码编码ALU定时和控制定

31、时和控制 时钟时钟控制控制状态状态 DMA复位复位ABR(8)ADBR(8)8位内部数据总线位内部数据总线I/O控制控制 INTAINTRSIDSODCLKReadyRD WR ALEIO/MHLDAReset outAD7AD044小结小结 每个每个 限制限制 信号在信号在 指定机器周期指定机器周期 的的指定节拍指定节拍 T 时刻时刻 发出发出机器周期机器周期 M1 取指令取指令机器周期机器周期 M2 取设备地址取设备地址机器周期机器周期 M3 将将 ACC 的内容写入设备的内容写入设备以一条输出指令（以一条输出指令（I/O 写写）为例）为例9.245作业作业 l3933939.39.39.79.79.119.119.149.14