「数字电路与逻辑设计试卷(有答案)」.pdf
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《「数字电路与逻辑设计试卷(有答案)」.pdf》由会员分享,可在线阅读,更多相关《「数字电路与逻辑设计试卷(有答案)」.pdf(4页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、数字电路与逻辑设计(A 卷)班 级 学 号 姓 名 成绩 一.单项选择题(每题 1 分,共分)1表示任意两位无符号十进制数需要()二进制数。B7 8 D.2余码 10010 对应的42码为()。A11101 B.100101 C10111011 D.11011 补码 1.100 的真值是()。A.+1.11 B.-1.0111 .-0.1001 D 0.000 4标准或与式是由()构成的逻辑表达式。A.与项相或 B 最小项相或 C 最大项相与 D.或项相与.根据反演规则,EDECCAF的反函数为()。.E)ED(CCAF B.E)ED(CCAF C.E)EDCCA(F D.E)(DAFECC
2、6下列四种类型的逻辑门中,可以用()实现三种基本运算。.与门 或门 C 非门 .与非门 7.将 D 触发器改造成 T 触发器,图 1 所示电路中的虚线框内应是()。图 1 或非门 B.与非门 C 异或门 .同或门 8.实现两个四位二进制数相乘的组合电路,应有()个输出函数。A 8 B C.10 D.1 .要使 JK 触发器在时钟作用下的次态与现态相反,JK 端取值应为()。AJK=00 .JK=01 C JK=0 .JK=11 1.设计一个四位二进制码的奇偶位发生器(假定采用偶检验码),需要()个异或门。A2 B.3 C D 5 F(A,,C,)=m(2,3,9,11,12)+d(5,6,7,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 逻辑设计 试卷 答案
![提示](https://www.taowenge.com/images/bang_tan.gif)
限制150内