单片机IO口结构与工作原理.pdf

《单片机IO口结构与工作原理.pdf》由会员分享，可在线阅读，更多相关《单片机IO口结构与工作原理.pdf（16页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、一、P0口的结构及工作原理 P0口8位中一位的结构图如下图所示：从上图可以看出，P0口由锁存器、输入缓冲器、开关、与非门、与门和场效应晶体管驱动电路组成。接下来先分析构成P0口的各个部分：首先看输入缓冲器：在P0口中，有两个三态缓冲器，其输出可以是高电平，也可以是低电平，还有也就是高阻态（或禁用态），上位是读锁存器的缓冲器，下位是读管脚的缓冲器，读取P0.X管脚上的数据，使之三态缓冲器若有效，则将引脚上的数据传输到外部数据总线。D锁存器：AD触发器用于在51单片机的32个I/O口线中形成一个锁存器。D端为数据输入端，CP为控制端（即时序控制信号输入端），Q为输出端，Q为反向输出端。多路开关：在

2、51单片机中，当不需要外接扩展存储器时，P0口可作为通用输入输出口（即I/O）。当需要扩展内存容量时，P0 端口用作“地址/数据”总线。该多路复用器开关用于选择是将其用作普通 I/O 端口还是用作“数据/地址”总线的选择器开关。当多路复用器连接到底部时，P0 端口用作公共 I/O 端口。当多路复用器连接到顶部时，P0 端口用作“地址/数据”总线。输出驱动部分：端口P0的输出是由两个MOS管组成的推挽结构，也就是说这两个MOS管一次只能导通一个。V1开启时，V2关闭，V2开启时。打开时，V1 关闭。当P0口作为I/O口时，多路复用器的控制信号为0（低电平），V1管关断，多路复用器接到锁存器的Q非

3、端（即,P0 端口用作 I/O 端口）。使用 O 端口线）。用作地址/数据线时，多路复用器的控制信号为1，V1管由地址/数据线决定，多路复用器接地址/数据线。输出过程：1、I/O输出工作过程：当写锁存信号CP有效时，数据总线的信号锁存器的输入端D锁存器的反向输出Q非端复用开关门V2管极V2漏极至输出端P0.X。此时多路复用器的控制信号为低电平0，V1管截止，所以作为输出口时，P0为开漏输出，类似于OC门。驱动电流负载时，需要外部上拉。反抗。下图是从外部数据总线输出数据到P0口（红色箭头）的流程图。2.地址输出过程 当控制信号为1，地址信号为“0”时，与门输出低电平，V1管截止；反相器输出高电平

4、，V2管导通，输出脚地址信号为低电平。反之，当控制信号为“1”时，地址信号为“1”，“与门”输出高电平，V1管导通；反相器输出低电平，V2管截止，输出脚地址信号为高电平。请看下图（蓝色字体为水平）：可以看出，在输出“地址/数据”信息时，V1和V2管交替导通，负载能力很强，可以直接连接外设存储器，无需添加总线驱动。3.作为数据总线的输出过程 如果指令为输出数据，如MOVX DPTR，A（将累加器的内容通过P0口数据总线传送到外部RAM），多路开关的“控制”信号为1，“与门”解锁，与输出地址信号的工作流程类似，通过“地址/数据”线反相器V2场效应管V2漏极输出数据数据。输入过程：1、I/O读管脚工

5、作流程：读芯片管脚数据时，读管脚缓冲器打开，通过外部数据总线输入，见下图（红色表头）。2、I/O读锁存器的工作过程：通过打开读锁存器三态缓冲区来读取锁存器输出 Q的状态，见下图（红色箭头）：3.地址/数据时读取指令代码和数据处理 用作数据总线。访问外部程序存储器时，P0口输出低8位地址信息后，变成数据总线，从而可以读取指令代码（输入）。取指令时，“控制”信号为“0”，V1管关断，多路复用器也转至锁存器的反相输出端Q；CPU自动将0FFH（11111111，即写高电平1）写入P0口锁存器，使V2管关断。在读管脚信号的控制下，指令代码通过读管脚三态门电路读入外部总线。这个过程和 I/O 读取引脚的

6、过程是一样的。在输入状态下，从锁存器和引脚读取的信号一般是相同的，但也有例外。例如，从总线输出低电平后，锁存器Q=0，Q not=1，场效应管T2导通，端口线处于低电平状态。此时，无论端口线上的外部信号是低电平还是高电平，从该引脚读入单片机的信号都是低电平，因此无法正确读取该端口引脚上的信号。又例如，当从总线输出高电平时，锁存器Q=1，Q non=0，场效应管T2截止。如果外部引脚信号为低电平，则从引脚读取的信号与从锁存器读取的信号不同。为此，8031 MCU对端口P0-P3的输入操作有如下约定：为此，8051 MCU对端口P0-P3的输入操作有如下约定：所有属于读取的命令-modify-wr

7、ite 模式，从锁存器读取信号，其他指令从端口引脚线读取信号。read-modify-write指令的特点是从端口输入（读）信号，单片机执行操作（修改）后输出（写）到端口。之所以这样安排，是因为read-modify-write命令需要获取端口原来输出的状态，修改后再输出。读取锁存器而不是读取引脚可以避免由于外部电路导致原始端口的状态被错误读取。.当 P0 用作地址/数据总线时，在读取指令代码或输入数据之前，CPU 会自动将 0FFH 写入 P0 端口锁存器，从而破坏 P0 端口的原始状态。因此，它不能再用作通用 I/O 端口。在设计系统时，必须注意程序中不能再包含以P0端口为操作数的指令（包

8、括源操作数和目的操作数）。二、P1口的结构及工作原理 从图中可以看出，P1口和P0口的主要区别在于P1口用上拉电阻R代替了P0口的场效应管T1，输出信息只来自外部总线.外部总线输出的数据经过锁存器和场效应管反相后锁存到端口线上，所以P1端口是一个带输出锁存器的静态端口。要正确地从引脚读取外部信息，必须先关闭 FET，这样才能通过从外部输入的信息来确定引脚的状态。为此，在读入引脚之前，必须先将 l 写入端口。具有这种操作特性的输入/输出端口称为准双向 I/O 端口。8051单片机的P1、P2、P3都是准双向口。因为P0端口的输出具有三态功能，在输入之前，端口线已经处于高阻状态，不需要先写1再进行

9、读操作。单片机复位后，各端口已自动写入1，此时可直接进行输入操作。如果在申请端口的过程中，P1-P3端口线已经输出了0，那么再次输入时，必须先写1再读pin，才能得到正确的信息。此外，根据输入命令的不同，P1 端口还具有读锁存器和读引脚。三、P2口的结构及工作原理：从图中可以看出，P2端口片内既有上拉电阻，又有开关MUX，所以P2端口在功能上兼有P0端口和P1端口的特点。这主要表现在输出功能上。当开关向下导通时，从总线输出的一位数据经反相器和场效应管反相，然后输出到端口引脚线上；当多路复用器向上切换时，输出地址信号也被反相器和场效应管反相，在端口引脚线上输出。对于8031单片机，必须外接程序存

10、储器组成应用电路（或者我们的应用电路扩展外部存储器），通过P2口周期性输出地址（高8位地址）指令取自外部存储器，因此，P2口的复用开关一直在切换，分时输出外部总线的数据和地址信号线的地址。所以 P2 端口是一个动态 I/O 端口。输出数据被锁存，但不会稳定地出现在端口线上。其实这里输出的数据往往是一个地址，而只是外部RAM的高8位地址。在输入功能方面，P2 端口与 P0 和 H 端口相同，有一个读引脚和一个读锁存器，P2 端口也是一个准双向端口。可以 看出，P2口的主要特点包括：不能输出静态数据；输出外部程序存储器的高8位地址；在执行MOVX指令时，还输出外部RAM的高位地址，所以P2口称为动

11、态地址口。既然P2口可以作为I/O口或者地址总线使用，下面我们就来分析一下它的两种工作状态。用作I/O口时的工作过程当没有外部程序存储器或者虽然有外部数据存储器时，很容易不大于256B，即高8位地址为 不需要（这种情况下不能使用数据地址寄存器。DPTR读写外部数据存储器），P2口可以作为I/O口使用。此时“控制”信号为“0”，多路开关转至锁存器的同相输出端Q，输出信号经过内部总线锁存器的同相输出端Q 逆变器 V2 管门 V2 管 9 漏极输出。由于V2的漏极有上拉电阻，可以提供一定的上拉电流，负载能力约为8个TTL与非门；在用作输出口之前，还需要向锁存器写“1”，使反相器输出低电平时，V2管关

12、断，即引脚悬空时，为高电平，防止引脚被钳位在低电平。读管脚有效后，输入信息通过读管脚三态门电路送到外部数据总线。2、用作地址总线时的工作过程 当 P2端口用作地址总线时，“控制”信号为1，多路开关转向地址线（即向上接），地址信息通过逆变器V2管栅PoleDrain输出。由于P2口输出高8位地址，与P0口不同，不需要分时使用。因此，P2口的地址信息（程序存储器上的A15A8）和数据地址寄存器的高8位DPH是长期保存的，不需要锁存。四、P3口的结构和工作原理 P3 端口是一个多功能端口。它可以用作 I/O 端口以及第二个功能。P3端口的一位结构如下图所示。从上图可以看出，P3口和P1口的结构类似，

13、唯一的区别是P3口的每条端口线都有两个功能选择。在第一个功能时，第二个输出功能线为1。此时外部总线信号通过锁存器和场效应管输入/输出，其功能与P1端口相同，也是静态的准双向 I/O 端口。在第二功能时，锁存器输出1，并通过第二输出功能线输出特定信号。输入方面，可以通过缓冲器读取管脚信号，也可以通过替代输入功能读取芯片的信号。特定的第二功能信号。由于输出信号被锁存并具有双重功能，因此P3端口为静态双重功能端口。第二个函数中P3端每一行的制作条件为：1.串行I/O正在运行（RXD，TXD）；2.打开本地中断（INT0，INT1）；3、定时器/计数器处于外部计数状态（T0，T1）4.执行指令读写外部

14、RAM（RD，WR）在应用中，如果不设置P3口每一位的第二功能（WR和RD信号的产生不需要设置），P3口线自动处于第一功能状态，即静态 I/O 端口的工作状态。在更多的场合，根据应用的需要，将多条端口线设置为第二功能，而其他几条端口线处于第一功能的运行状态。这种情况下，不宜对P3端口进行字节操作，需要采用位操作的形式。4.驾驶能力 P0 端口可以驱动 8 个 LSTTL 负载。为了增加负载能力，可以在 P0 总线上添加总线驱动程序。端口 P1、P2 和 P3 可以分别驱动 4 个 LSTTL 负载。由于P0-P3端口已经映射到特殊功能寄存器中的P0-P3端口寄存器中，这些端口寄存器的读/写实现

15、了相应端口信息的输入/输出。例如：MOV A，P1；将 P1 端口线上的信息输入到 A MoV P1,A；从P1口输出A的内容 MOV P3,#0FFH；使P3口线的每个位置为1 I/O口线的低电平驱动能力明显高于高电平驱动能力；关于51单片机P0口的结构及上拉 1、当P0作为地址数据总线时，T1和T2共同工作，形成推挽结构。为高电平时，T1开启，T2关闭；当它为低电平时，T1 关闭，T2 开启。在这种情况下，不需要外部上拉电阻。而且，当T1导通时，T2关断，输出一个高电平，因为外部电源是通过T1直接输出到P0口线的，所以驱动能力（电流）可以很大，也就是为什么教科书说它可以“驱动 8 个 TT

16、L 负载”。2、当P0作为通用口使用时，T1一直关闭，T2开启，1关闭根据输出数据。开机时拉到地，当然输出低电平；关闭时，PO 口无输出。（注意，这种情况就是所谓的高阻浮空状态），如果外加一个上拉电阻，则输出变为高电平1。3、对于其他端口P1、P2、P3，P1端口中的T1直接用上拉电阻代替，所以不需要外接，但外接上拉电阻太大，电流太小，有时因为电流不够，会重新连接。一个上拉电阻。4、在某一时刻，P0口是输出总线的地址数据信号还是普通I/O口的电平信号，由多路复用器MUX切换。MUX的切换是基于单片机的指令。区分。当指令为外部存储器/IO口读/写时，如MOVX A、DPTR、MUX切换到地址/数

17、据总线；当普通的MOV传输指令对P0口进行操作时，MUX切换到外部总线。向上。PS：固定内部上拉，它们有时被称为 “准双向”端口。.另一个 h 上的端口 0 被认为是“真正的”双向，因为当配置为输入时，它会浮动。端口 0，在另一个 h 和，被认为是“真正的”双向，因为当它被设置为输入时，它是浮动的（高阻抗）。51单片机的P0口作为I/O的问题，看51的P1口的电路其实很容易理解，主要是锁存器和推挽结构。这里有一些解释。当用作输出时，所有端口的状态都与 SFR 锁存位的设置密切相关。除非 P0 端口为低电平。当端口 0 的某个位被写入 0 时，该位被拉低。但是，当向P0口的其中一位写入1时，该位

18、呈现高阻态，即无法连接电脑，无法使用。要获得 1 输出，您必须在 P0 端口添加一个上拉电阻。一般驱动LED的上拉电阻为470，外部逻辑电路的上拉电阻为4.7K。补充：有些端口用作简单的高电平输入，也与SFR锁存位有关。因为P1、P2、P3有上拉电阻，可以随意上拉和下拉。当P0口作为高电平输入时，也会呈现高阻态。P0和P2端口的输入缓冲器用于访问外部存储器，P0端口作为外部存储器低位字节的地址，与数据读写复用。输出第一位地址。当位置线为 16 位时，P2 端口用作高 8 位地址线。因此，在进行外部存储时，P0口和P2口不能作为I/O口线。P1 端口有一个上拉电阻。当端口用作输入时，必须通过指令

19、将端口的位锁存器设置为1，以关闭输出驱动场效应晶体管。此时，端口P1的管脚被上拉电阻上拉。高级别，因此将 1 写入 P1 工作正常。P0 不同。它没有上拉电阻。驱动 FET 上方有一个升压 FET。它仅在读取和写入外部存储器并用作地址/数据时才有效。当该位被锁存时 向设备写入 1，使驱动 FET 关闭，然后该引脚处于浮空状态，因此写入 1 并没有得到它。P0口的上拉电阻阻值：1.如果是驱动LED，则使用1K左右。如果希望亮度更高，可以降低电阻。最小值不应小于200欧姆，否则电流会过大；如果你想让亮度更低，可以增加电阻。3K以上，亮度很弱，但对于超高亮度的LED，有时阻值10K时，亮度还是可以用

20、的。我一般用1k。2、对于驱动光耦，如果在高电位有效，即在耦合器输入端与地之间，情况与LED相同；如果低电位有效，即耦合器的输入端接在 VCC 之间，那么除了串联一个 1-4.7k 之间的电阻外，上拉电阻的阻值可以同时非常大，可以在100k-500K之间使用，当然10K也可以。可以，不过考虑到省电问题，没必要用这么小的。3、对于驱动三极管，分为两种情况：PNP和NPN管：对于NPN，毫无疑问NPN管是高电平有效，所以上拉电阻的阻值在2K到20K之间。大小还取决于晶体管的集电极连接到什么负载。对于LED负载，由于管子的电流小，上拉电阻的阻值可以为20k，但是当管子的集电极为继电器负载时，由于集电

21、极电流大，所以上拉电阻的阻值上拉电阻不宜大于4.7K，有时甚至2K。对于PNP管，毫无疑问PNP管是低电平有效，所以上拉电阻的阻值要在100K以上，管的基极必须串联一个1-10K的电阻，电阻值的大小取决于管子集电极的负载。对于LED负载，由于发光电流很小，与基极串联的电阻阻值为20k即可，但当管的集电极为继电器负载时，由于集电极电流较大，所以基极电阻的阻值不应大于 4.7K。3、驱动TTL集成电路，上拉电阻的阻值应在110K之间。有时阻力太大，拉不起来，所以使用的阻力要小一些。但是对于CMOS集成电路，上拉电阻的阻值可以很大，一般不小于20K，我一般用100K，其实对于CMOS电路，上拉电阻的阻值可以用1M，但需要注意的是，上拉电阻阻值过大时，容易产生干扰，尤其是电路板的线路很长时，干扰更为严重。这种情况下，上拉电阻不宜过大，一般小于100K，有时甚至小于10K。根据以上分析，上拉电阻阻值的选择有很多讲究，不能乱用。具体情况比较复杂。如果你是一只鸟，那么你应该尝试使用较小的，从而牺牲一些功耗。不过最好问问相关的人。