(中职)数字电子技术题库带答案-判断题.pdf

《(中职)数字电子技术题库带答案-判断题.pdf》由会员分享，可在线阅读，更多相关《(中职)数字电子技术题库带答案-判断题.pdf（5页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字电子技术习题库判断题题.逻辑电路中，一律用“1”表示高电平，用“0”表示低电平。()1.“与”门的逻辑功能是“有 1 出 1,全 0 出 0。().“异或”门的逻辑功能是“相同出 0,不同出 1”。()2.常用的门电器中，判断两个输入信号是否相同的门电路是“与非”门。().由分立元件组成的三极管“非”门电路，实际上是一个三极管反相器。()3.TTL 集成“与非”门电路的输入级是以多发射极晶体管为主。().常见的小规模数字集成电路是 TTL 集成门和 M0S 集成门两大系列。()4.CMOS 门电路是由 PM0S 和 NM0S 管组成的互补不对称型逻辑门电路。().CMOS传输门的输入与输出

2、不可以互换，所以传输门又称为单向开关。()5.CMOS“与非”门和反相器相连可以组成一个双向模拟开关。().用四位二进制代码表示 1 位十进制数形成的二进制代码称为 BCD 码。()6.逻辑代数又称为布尔代数。().逻辑变量只有 0 和 1 两种数值，表示事物的两种对立状态。()7.常用的化简方法有代数法和卡诺图法。().任何一个逻辑函数的表达式一定是唯一的()8.任何一个逻辑表达式经化简后，其最简式一定是唯一的().我们常用的计算机键盘是由译码器组成的()9.优先编码器中，允许几个信号同时加到输入端，所以，编码器能同时对几个 输入信号进行编码。().常见的 8-3 线编码器中有 8 个输出端

3、，3 个输入端。()10.输出 n 位代码的二进制编码器，最多可以有 2n 个输入信号。().8421BCD 码是最常用的二-十进制码。()11.在优先编码器中，几个输入信号同时到来时，数字大的信号总是被优先编码。().二-十进制译码器的功能与二-十进制编码器的功能正好相反。()12.二-十进制译码器对 8421 BCD 码以外的四位代码拒绝翻译。().电子手表常采用分段式数码显示器。()13.触发器在某一时刻的输出状态，不仅取决于当时输入信号的状态，还与电路 的原始状态有关。().触发器进行复位后，其两个输出端均为 0.()14.触发器与组合电路两者都没有记忆能力。().基本 RS 触发器可

4、由两个“或非”门交叉耦合构成。()15.触发器只需要具备两个稳定功能，不必具有记忆功能。().基本 RS 触发器要受时钟脉冲的控制。()16.0 向表示触发器原来所处的状态，即现态。().当 CP 处于下降沿时，触发器的状态一定发生翻转。()17.所谓单稳态触发器，只有一个稳定状态，而不具有其他的状态。().JK 触发器能够克服 RS 触发器存在的缺点。()18.寄存器具有记忆功能，可用于暂存数据。().74LS194 可执行左移、右移、保持等几种功能。()38.在异步计数器中，当时钟脉冲到达时，各触发器的翻转是同时发生的。().可逆计数器既能作加法计数，又能作减法计数。()39.计数器计数前

5、不需要先清零。().计数器只能用于计数的场合。()40.74LS190 只能进行十进制加法计数。().通过采样，一个在时间上连续变化的模拟信号就转换为随时间断续变化的脉 冲信号。()41.模拟信号经过采样一保持电路后，输出信号电压波形为三角形。().把 IV 的电压分成八个等级，最小量化单位为 8.()42.经采样一保持电路输出的信号幅值是断续变化的脉冲信号。().DAC0832 是一种 CMOS 工艺的集成 8 位单片 DAC。()43.ADC0809 是一种双积分型的 8 位模/数转换器。().十进制数 366 化成二进制数为 101101110()44.采用 0C 门主要解决了 TTL

6、与非门不能线与的问题().在全部输入是 0 的情况下，“与非”运算的结果是逻辑 0()45.在全部输入是 1 的情况下，“或非”运算的结果是逻辑 0().在正逻辑的约定下，“1”表示高电平，“0”表示低电平()46.逻辑运算是 0 和 1 逻辑代码的运算，二进制运算也是 0、1 数码的运算。这两种运算实际是一样的。()47.占空比的公式为：,=%，那么周期 T 越大占空比 q 越小。().异或门的逻辑功能是：同出 0,异出 1.()48.因为逻辑表达式 A+B+AB=A+B 成立，所以 AB=0 成立。().逻辑代数式 4=(4+夕)。，&=4 J+。)，那么 L 尸 Lz.()49.数字电路

7、中用“0”和“1”分别表示两种状态，二者无大小之分。().数字电路中机器识别和常用的数制是十进制。()50.在时间上和数值上作断续变化的信号叫做模拟信号。().8421BCD 码属于有权码。()51.输入全为低电平“0”，输出也为“0”时一，必为“与”逻辑关系。().8421 码 1001 比 0001 大。()52.在时间和幅度上都断续变化的信号是数字信号，语言信号不是数字信号。().表示一种功能的真值表是唯一的，而它的表达式和逻辑图可能是多种形式。()53.假设两个函数具有相同的真值表，那么两个逻辑函数必然相等。().逻辑运算L=A+B 含义是 L 等于 A 与 B 的和,而当 A=1,B

8、=1 时，L=A+B=1+1=2O()54.假设力=力那么 B=D。().数字电路与脉冲电路的研究对象是相同的。()55.在时间上和数值上均作连续变化的电信号称为数字信号。().7TB=A 7是逻辑代数的非非定律。()56.或逻辑关系是“有 0 出 0,见 1 出 1。().译码是编码的逆过程。()57.数据选择器是一个单输入、多输出的组合逻辑电路。()76 数据分配器能把传输总线上的数据有选择地传送到不同的输出端。()77.组合逻辑电路任何时刻的输出状态，直接由当时的输入状态和输入信号作用 前的状态决定。().组合逻辑电路的分析是给定功能画出逻辑图。()78.译码器的功能是将二进制码还原成给

9、定的信号符号。().组合逻辑电路的设计是指给定逻辑功能画出逻辑图。()79.在 8 线一 3 线编码器中，输入信号为 8 位二进制代码，输出为 3 个特定对象。().在二一十进制编码器中，8421BCD 编码器是唯一的。()83.8421BCD 编码器，可以任意选择四位二进制代码中的 10 种组合。().TTL 门输入端口为“或”逻辑关系时，多余的输入端应接抵电平。()84.组合逻辑电路的输出只取决于输入信号的现态。().3 线一 8 线译码器电路是三一八进制译码器。()85.逻辑功能，求解逻辑表达式的过程称为逻辑电路的设计。().编码电路的输入量一定是人们熟悉的十进制数。()86.2 位二进

10、制编码器有 4 个输入端，2 个输出端。().组合逻辑电路具有记忆能力。()87.在 8421BCD 编码器，其输出端为 BCD 码。().译码器是一种多个输入端和单个输出端电路。()88.用 N 位二进制代码对 N 个信号进行编码的电路叫做二进制编码器。().74LS138集成芯片可以实现任意变量的逻辑函数。()95.组合逻辑电路中的每一个门实际上都是一个存储单元。().共阴极结构的显示器需要低电平驱动才能显示。()96.三态门的输入有三种状态。().CMOS 门输入端口为“与”逻辑关系时，多余的输入端应接高电平。()97.触发器能够存储一位二值信号。().当放大器具有正反应电路时，电路必然

11、产生自激振荡。()98.将 JK 触发器的 J、K 端连接在一起作为输入端，就构成 D 触发器。().触发器与门电路一样，输出状态仅取决于触发器的即时输入情况。()99.时钟脉冲的主要作用是使触发器的输出状态稳定。().基本 RS 触发器的豆、月信号不受时钟脉冲的控制，就能将触发器置 1 或 置 0.()100.主从 JK 触发器能够防止触发器空翻现象。().主从触发器电路中，主触发器和从触发器输出状态的翻转是同时进行的。()101.同步 RS 触发器只有在 CP 信号到来后，才依据 R、S 信号的变化来改变输出 的状态。().仅具有保持和翻转功能的触发器是 RS 触发器。()102.基本 R

12、S 触发器具有“空翻”现象。()H0.D 触发器的输出总是跟随其输入的变化而变化。()111.主从型 JK 触发器的从触发器开启时刻在 CP 下降沿到来时。().触发器和逻辑门一样，输出取决于输入状态。()H3.凡采用电位触发方式的触发器，都存在“空翻”现象。()H4.集成计数器通常都具有自启动能力。()115.使用 3 个触发器根的计数器最多有 8 个有效状态。().同步时序逻辑电路中各触发器的时钟脉冲 CP 不一定相同。()116.十进制计数器是用十进制数码“09”进行计数的。().时序电路无记忆功能。()H9.从电路结构看，时序电路仅由各种逻辑门组成。().所谓计数器就是具有计数功能的时

13、序逻辑电路。()120.三位二进制加法计数器，最多能计 6 个脉冲信号。().通常将二进制计数器与五进制计数器相串，可得到十进制计数器，假设将十进 制计数器与六进制计数器相串，可得到十六进制计数器。()121.组成计数器电路的器件必须具有记忆功能。().构成计数器电路的器件必须具有记忆能力。()122.移位寄存器只能串行输出。().移位寄存器每输入一个时钟脉冲，电路中只有一个触发器翻转。()123.计数器、寄存器都是组合门电路。().时序逻辑电路与组合门电路相结合可以实现多种逻辑功能，例如计数译码 电路等，目前多采用集成组件。O 124.移位寄存器就是数码寄存器，它们没有区别。().触发器实质

14、上就是一种功能最简单的时序逻辑电路，是时序电路、存储记忆 电路的基础。()125.时序逻辑电路在结构方面的特点是：由具有控制作用的逻辑门电路和具有记 忆作用的触发器两局部组成。().使用 3 个触发器构成的计数器最多有 8 个有效状态。()126.同步时序逻辑电路中各触发器的时钟 CP 不一定相同。().用移位寄存器可以构成 8421BCD 码计数器。()161.二-十进制译码器有 10 根输入线，4 根输出线。（）.利用集成译码器74LS1385 以构成 1 路-8 路数据分配器。（）162.触发器的输出端。=0、0=1 时的状态称为 1 状态。（）,触发器没有记忆功能。（）163.触发器的

15、次态仅与输入信号状态有关，与触发器的现态无关。（）.基本寄存器只能并行送入数据，需要时也只能并行输出。（）164.在数字电路中，能够记忆输入脉冲个数的电路称为计数器。（）.异步时序逻辑电路的所有触发器受同一时钟脉冲控制。（）165.主从 JK 触发器功能完善，但是输入信号 J、K 之间有约束条件。（）.边沿 D触发器存在一次变化问题。（）166.TTL 或非门多余输入端可以接高电平。（）.寄存器属于组合逻辑电路。（）181.555 定时器可以构成多谐振荡器、单稳态触发器、施密特触发器。（）.石英晶体振荡器的振荡频率取决于石英晶体的固有频率。（）182.PLA 的与阵列和或阵列均可编程。（）18

16、4,八路数据分配器的地址输入（选择控制）端有 8 个。（）185.关门电平 UOFF 是允许的最大输入高电平。（）.最常见的单片集成 DAC 属于倒 T 型电阻网络 DACo（）186.如果变量和函数值均只能取 0 或 1 的函数称为逻辑函数（）.数字电路处理的信息是二进制数码。（）187.电路中触头串联关系可用逻辑与即逻辑乘（）的关系表达；电路中触头并联关系可用逻辑或即逻辑加（+）的关系表达（）188.与门的逻辑功能可概括为“有 0 出 0,有 1 出 1”（）.非门的逻辑功能可概括为“有 0 出 1,有 1 出 0”（）189.公式 A+AB=B 是正确的（）.与或非门的逻辑关系表达式为 Y=A B+C D（）190.卡诺图是真值表的另外一种排列方法（）.卡诺图在化简时可以把 3 个 1 圈在一起（）191.TTL 与门电路正常工作时能带动同类与非门的最大数目称扇出系数（）.TTL电路的输入端是三极管的发射极（）192.TTL 输入端允许悬空，悬空时相当于输入低电平（）.193.TTL 电路的灌电流负载能力大于拉电流负载能力.（）.TTL 电路的低电平输入电流远大于高电平输入电流（）