多功能数字时钟课程设计.pdf
《多功能数字时钟课程设计.pdf》由会员分享,可在线阅读,更多相关《多功能数字时钟课程设计.pdf(13页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、 目 录 一、设计总体思路.7 1.总体思路.7 2.基本原理.7 3.总体框图.8 二、单元电路.9(一)秒计数器模块.9(二)分计数器模块.10(三)小时计数模块.10(四)24 小时翻 1 模块.11(五)报时电路.11 三、总电路设计.12 四、安装与调试.13 五、故障分析与电路改进.14 六、总结与设计调试体会.15 七、附录.16 八、课程设计评分.17 一设计总体思路 1.总体思路:本次的设计要求制作一个数字时钟,通过给秒计数器一个持续脉冲,使其实现 60 进制,并产生一个进位输出信号,把它接到分计数器的输入端,同理,分计数器实现 60 进制,同时产生一个进位信号,将其接到时计
2、数器的的输入端,当实现 24 进制后,输出一个输出信号,接到 24 翻 1 计数器上,实现电路的全部功能。2.设计的基本原理:1、两片 74LS192 构成秒计数器,74LS192(1)为高位片,74LS192(2)为低位片,两片 74LS192 的置数端,CPd 都接高电平,74LS192(2)的 CP 接持续 1 秒的脉冲,将第二片的进位输出接到第一片的 CP,同时将第一片的 Q1,Q2 接一个与门,将与后的结果接到其的清零端,这样就可以实现 60 进制的秒计数器。2,根据 1 的同理,可实现分的 60 进制,所不同的地方在于,将秒的60 进制的进位输出接到分进制第二片的输入,由此实现秒向
3、分的进位。3,由 2 片 74LS192 构成时进制,第一片为高位,第 2 片为低位,分进制的输出接到第二片的输入,2 片的置数端和 CPd 都接高,然后将第一片的 Q1 和第二片的 Q2 接到一个与门上,将输出接到 2 片的清零端,这样就实现了 24 进制,并且将这个信号接到 24 翻 1 计数器的输入端。4,将分计数模块第一片的 Q0,Q2,第二片的 Q0,Q3,秒计数器的第一快的 Q0,Q2 和第二片的 Q0 全与起来,将结果接到蜂鸣器。实现报时功能。3.总体框图 秒 计 数 器 分 计 数 器 时 计 数 器 24 翻 1 CLK 调整电路 报时电路 二、单元电路 (一)、秒计数模块
4、此模块是由 2 片 74LS192 构成的,第二片的输入接持续脉冲,将其的进位输出接到第一片的输入端,2 片的置数端和 CPd 都接高电平,同时将第一片的 Q0,Q2,接到一个与门上,将输出接到其清零端,由此实现 60 进制,并且把这个信号给分计数器的 CP。单元电路图如下:(二)、分计数模块 设计思路基本上和秒计数器的思路相同,不同的地方是分计数器的第二片的输入端接得信号是来自于秒计数器的进位。单元电路图如下:(三)、时计数模块 设计思路是用 2 片 74LS192,第二片的 CP 接来自分计数器的的进位信号,第一片的 Q1 和第二片的 Q2 接到一个与门上,相与结果接到 2 片的清零端,实
5、现 24 进制,并将这个信号给 24 翻 1 的 CP。单元电路图如下:(四)、24 翻 1 计数器 设计思路:将时的进位输出接到 74LS192 的 CP。单元电路如下:(五)、报时电路 将分计数器的第二片的 Q0,Q2,第一片的 Q0,Q3,秒计数器的第二片的 Q0,Q2 和第一片的 Q0 通过与门连接起来。单元电路如下:三、总电路设计 四、安装与调试 (1)安装 1)领取实验箱子,面包板,以及设计电路所需要的各种芯片,并测试各芯片的好坏。2)将面包板固定在实验箱中,然后将已测试好的芯片合理的安装在面包板上。3)接通实验箱的电源,然后在实验箱中检测每根导线的好坏,为接电路做准备。4)按照已
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 多功能 数字 时钟 课程设计
限制150内