专用集成电路设计基础教程来新泉西电模拟集成电路设计技术.pptx

《专用集成电路设计基础教程来新泉西电模拟集成电路设计技术.pptx》由会员分享，可在线阅读，更多相关《专用集成电路设计基础教程来新泉西电模拟集成电路设计技术.pptx（328页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、5.1 5.1 电电 流流 源源 集成电路设计者的主要工作是设计电路，包括电流的设计。为了给各电路提供设计所指定的电流，常使用电流镜电路，它是集成电路的基本电路。其主要用途有：做有源负载；利用其对电路中的工作点进行偏置，以使电路中的各个晶体管有稳定、正确的工作点。下面我们来讨论模拟集成电路中各种类型的电流源电路。第1页/共328页5.1.1 5.1.1 双极型电流源电路双极型电流源电路在集成电路中，偏置电路和晶体管分立元件的偏置方法不同，也就是说，晶体管分立元件通常采用的偏置电路在集成电路中是不适用的。为了说明这个问题，我们先看一个例子。图5-1是晶体管共射放大电路。Rb1、Rb2是偏置电阻，

2、通过分压固定基极电位；Re是射极反馈电阻，起着直流反馈和保证工作点稳定的作用。图5-1也是晶体管分立元件通常采用的偏置电路，现在来估算一下这种偏置电路中的各个电阻的阻值。第2页/共328页图5-1 晶体管共射放大电路第3页/共328页例如：ic13 A，50，UDD15 V,求Rb1、Rb2的阻值。当ic13 A时，ib0.26 A，按晶体管电路原理中的i1(510)ib的选择原则，取i15ib1.3 A，再按基极电位ub(510)ube的选择原则，取ub4 V，这样Rb1约要3 M，Rb2约为7 M。这样大的阻值在集成电路中所占有的面积是无法实现的，因此这种偏置电路不适用于集成化的要求。在模

3、拟集成电路中常采用电流源电路作为偏置电路。第4页/共328页1.1.基本型电流源基本型电流源图5-2是基本型电流源电路，它是由两个匹配晶体管V1、V2构成的。设两个晶体管完全对称，前向压降ube1ube2，电流放大系数12。ir为参考电流，io为电流源输出电流。现在来推导它们之间的关系。(5-1)第5页/共328页因为 (5-2)所以 (5-3)(5-4)第6页/共328页图5-2 基本型电流源电路第7页/共328页当很大时，电流源输出电流约等于参考电流，因此这种电流源也叫做“镜像电流源”。给定了参考电流ir，输出电流也就恒定了。这种电流源电路简单，但误差大，当较小时，io与ir匹配较差，且灵

4、活性差，适用于大电流偏置的场合。第8页/共328页2.2.电阻比例型电流源电路电阻比例型电流源电路图5-3所示是由双极型晶体管构成的电阻比例型电流源电路的原理图。通过改变R1与R2的比值，即可改变输出电流io和参考电流ir之比。由图5-3可以写出如下公式：UBE1+ie1R1=UBE2+ie2R2 (5-5)UBE2-UBE1=ie1R1-ie2R2 (5-6)第9页/共328页图5-3 电阻比例型电流源第10页/共328页其中：ie1为V1的发射极电流，ie2为V2的发射极电流。根据晶体管原理又可以写出如下公式：(5-7)则 (5-8)第11页/共328页其中：is1和is2分别是V1、V2

5、单位面积的反相漏电流。设V1、V2两个管的发射区面积相同，在工艺上实现的单位面积反相漏电流也相同，即is1=is2，则可以得出 (5-9)比较式(5-6)和式(5-9)可得 (5-10)第12页/共328页因为io=ic1ie1，在忽略基极电流的情况下，iric2ie2，则有 (5-11)当ioir或 irR2时，得出 (5-12)第13页/共328页可见，输出电流io和参考电流ir之间的关系可由R2和R1的比值来决定，因此灵活性大。该电流源还有温度补偿作用，如当温度升高时，UBE1下降，同时UBE2也下降，抑制了输出电流io上升。第14页/共328页3.3.面积比例型电流源面积比例型电流源比

6、例电流源除了用图5-3中V1、V2射极加R1、R2电阻来实现外，还可以不加电阻，而通过改变V1、V2两管的发射区面积比来实现，这种方法同样也可以改变输出电流io和参考电流ir的比例关系。设V1、V2两管的1、2均大于等于1，在忽略基极电流的情况下，则有io=ic1ie1 (5-13)iric2ie2 (5-14)第15页/共328页 (5-15)(5-16)(5-17)式中，Ae1、Ae2分别为V1、V2两管的发射区面积，、为V1、V2两管单位面积的反向漏电流。第16页/共328页在集成电路版图设计时，常把V1、V2两管靠得很近，加上工艺相同，掺杂浓度相同，因此两个管子单位面积的反相漏电流可以

7、认为相同，即。另外，由图5-2电路可知，V1、V2两管的正向压降也相同，即UBE1=UBE2。这样由上面几个公式可以得出 (5-18)因此在版图设计时，只需根据io和ir比值的要求，设计出相应的发射区面积Ae1和Ae2即可。第17页/共328页4.4.微电流电流源微电流电流源一般而言，ir由主偏置电流提供，其值一般比较大。要想获得较小的输出电流，可采用微电流电流源来实现。由图5-4可知：UBE2=UBE1+ie1R1 (5-19)则 (5-20)第18页/共328页图5-4 微电流电流源第19页/共328页因为 (5-21)(5-22)第20页/共328页设V1与V2管子完全对称，则有is1=

8、is2，代入式(5-20)，有 (5-23)当1时，基极电流可以略而不计,即irie2，ioie1,最后得出 (5-24)或 (5-25)第21页/共328页因此只要给定参考电流ir并设定输出电流io，则可算出电阻R1的值。这种电流源设计方便灵活，在固定的参考电流下，只要改变R1的值，就可以得出不同的输出电流io；同时,当ir受电源电压波动影响时，io变化很小,较稳定。第22页/共328页5.5.负反馈型电流源负反馈型电流源以上介绍的几种电流源，虽然电路简单，但是存在这样两个缺点：一是动态内阻不够大，二是受变化的影响比较大。解决的办法是在电路中引入电流负反馈。前面已导出基本型电流源输出电流io

9、和参考电流ir之间的关系为 (5-26)其相对误差为 (5-27)第23页/共328页现在来计算一下相对误差值。当100时，相对误差仅为2；当5时，相对误差约为29。因此用值很大的管子作基本型电流源时，其误差可以忽略不计，但对值很小的管子来说，其误差就相当大了。为了减小输出电流io和参考电流ir间的误差，需要对基本型电流源进行改进，改进后的电流源电路如图5-5所示。这种改进型电流源又称为Wilson电流源。第24页/共328页下面来推导这种负反馈型电流源输出电流io与参考电流ir之间的关系及相对误差。设V1、V2、V3三个管子的值相同，其他参数也对称，按图5-5可以写出如下公式：(5-28)(

10、5-29)第25页/共328页图5-5 改进型电流源 第26页/共328页(5-30)(5-31)于是可以解出 (5-32)第27页/共328页相对误差为 (5-33)当PNP管的5时，相对误差为5.4%，说明负反馈型电流源输出电流和参考电流的相对误差比基本型电流源小得多，“镜像”精度得到了重大提高。第28页/共328页6.6.横向横向PNPPNP管电流源管电流源横向PNP管在模拟集成电路中已得到广泛应用。所谓横向PNP管，是指以N型外延层作为PNP管基区，其发射区和集电区由硼扩散同时实现的，因此在工艺上容易制造出多个发射区和集电区的晶体管。基本型电流源电路的两个晶体管的基区是连在一起的，发射

11、极也接相同电位，这样就可以用一个多集电极的横向PNP管构成多个电流源。图5-6就是用一个多集电极横向PNP管作为基本型电流源的电路，它的等效电路如图5-7所示。第29页/共328页图5-6 横向PNP管电流源第30页/共328页图5-7 基本型PNP电流源的等效电路第31页/共328页这种电流源电路简单，版图面积小。但由于横向PNP管固有的弱点小、频率响应差，且在小电流和大电流时都下降严重，因此作为电流源，它不能在电流全范围内使用。本节介绍了在模拟集成电路中几种常用的电流源电路，每种电流源各有优缺点，在模拟集成电路设计中，可根据电路的不同要求选择使用。在一种集成运放中，常选择几种电流源同时并用

12、。第32页/共328页7.7.缓冲型电流源缓冲型电流源当电路要求有多个电流源输出电流时，若仍采用基本型电流源，则输出电流和参考电流误差会很大。为了解决这一问题，常采用缓冲型电流源。如图5-8所示，在V管b、c极之间接了缓冲级V0管，来提高各路电流的精度。第33页/共328页图5-8 缓冲型恒流源第34页/共328页假设V、V0、V1、Vn各管完全对称,现在来看输出电流和参考电流之间的关系。由图5-8可以写出 (5-34)第35页/共328页因 io=ic故 (5-35)(5-36)第36页/共328页相对误差为 (5-37)当100，n5时相对误差仅为0.06。当5,n5时，相对误差为16。现

13、在再回头看，如果不用V0管，而用基本型电流源，即把V管b、c极短接，此时有如下关系：第37页/共328页 (5-38)(5-39)第38页/共328页相对误差为 (5-40)当100，n5时，相对误差为5.7，当5，n5时，相对误差为55%。可见采用带缓冲级的电流源，其输出电流和参考电流之间的误差将大幅度地减小。第39页/共328页5.1.2 MOS5.1.2 MOS电流源电流源在MOS模拟集成电路中，MOS电流源电路用做有源负载和偏置电路，给电路中各个MOS管以稳定正确的工作点；同时还可作为双端变单端转换电路。MOS电流源电路是MOS集成运放和其他模拟集成电路不可缺少的基本单元电路。第40页

14、/共328页1.1.基本型基本型MOSMOS电流镜电流镜如何给一个MOSFET加偏置才能使其作为一个稳定的电流源工作呢？为了能对这个问题有一个更好的认识，考虑图5-9所示的简单的电阻偏置。假设VM1工作在饱和区，可得 (5-41)第41页/共328页图5-9 用电阻分压确定电流第42页/共328页此式显示出iout受很多因素影响：电源、工艺和温度。过驱动电压是UDD与UTH的函数；不同晶片之间的阈值电压可能会有100 mV的变化;而且，n与UTH都受温度的影响。因此，iout很难确定。当为了消耗更少的电压裕度而把器件偏置于较小的过驱动电压时，iout就更难确定了。例如，如果过驱动电压额定值为2

15、00 mV，UTH有50 mV 的误差，就会导致输出电流产生44的误差。第43页/共328页值得注意的是：即使栅电压不是电源电压的函数，上述关于电流对工艺与温度的依赖性仍然存在。换句话说，即使精确地给定了一个MOSFET的栅源电压，它的漏电流也不能准确地确定。因此，我们必须寻找为MOS电流源提供偏置的其他方法。在模拟电路中，电流源的设计基于对基准电流的“复制”，其前提是已经存在一个精确的电流源可供利用。我们怎样才能产生一个基准电流的复制电流呢？例如，在图5-10中，我们如何保证iout=IREF呢？第44页/共328页图5-10 复制电流方法的原理第45页/共328页对于一个MOSFET，如果

16、IDf(UGS),其中f()表示ID与UGS之间的函数关系，那么有UGSf-1(ID)。即，如果一个晶体管偏置在IREF，则有UGSf-1(IREF)(见图5-11(a)。因此，如果这样一个电压加到第二个MOSFET 的栅源之间，则输出的电流为ioutff-1(IREF)IREF(见图5-11(b)。从另一个观点来看，就是两个都工作在饱和区且具有相等栅源电压的相同晶体管传输相同的电流(如果0)。第46页/共328页图5-11 复制电流的基本电路(a)二极管连接的器件提供反相运算；(b)基本电流镜 第47页/共328页图5-11(b)中由VM1和VM2组成的结构就叫做“电流镜”。忽略沟道长度调制

17、，我们可以写出如下式子：(5-42)(5-43)第48页/共328页联立式(5-42)和式(5-43)得出 (5-44)该电路的一个关键特性是：它可以精确地复制电流而不受工艺和温度的影响。iout与IREF的比值由器件尺寸的比率决定，该值可以控制在精度范围内。第49页/共328页2.2.共源共栅电流镜共源共栅电流镜到目前为止，我们在有关电流镜的讨论中都忽略了沟道长度调制。在实际中，这一效应使得镜像的电流产生了极大的误差，尤其是当使用最小长度晶体管以便通过减小宽度来减小电流源输出电容时。对于图5-11(b)所示的简单的镜像，我们可以写出如下公式：(5-45)(5-46)第50页/共328页因此有

18、 (5-47)虽然UDS1=UGS1=UGS2，但由于VM2输出端负载的影响，UDS2可能不等于UGS2。第51页/共328页为了抑制沟道长度调制的影响，可以使用共源共栅电流源。如图5-12(a)所示，如果选择ub使得uY=uX，那么iout非常接近于IREF。这是因为共源共栅器件可以使底部晶体管免受uP变化的影响。因此，我们认为uYuX，从而有ID2ID1，且这是一个很精确的结果。这样一个精度的获得是以VM3消耗的电压裕度为代价的。注意，虽然L1必须等于L2，但VM3的长度却不需要等于L1和L2。第52页/共328页图5-12 可抑制沟道长度调制的共源共栅电流镜(a)共/源共栅电流源；(b)

19、为产生共源共栅偏置电压而对镜像电路的改进；(c)共源共栅电流镜 第53页/共328页我们如何产生图5-12(a)中的ub呢？因为目标是为了确保uY=uX，所以我们必须保证ub-UGS3=uX即ub=UGS3+uX。这一结果显示：如果在uX上叠加一栅源电压，可以得到所需的ub值。如图5-12(b)所示，方法是将另一个二极管连接的器件VM0与VM1串联，从而产生一个电压uN,uN=UGS0+uX。根据VM3的尺寸适当选择VM0的尺寸,使UGS0=UGS3。如图5-12(c)所示，将N结点与VM3的栅相连，可得UGS0+uX=UGS3+uY。因此，如果，那么UGS0=UGS3，uX=uY。注意，即使

20、VM0与VM3存在衬偏效应，该结果仍然成立。第54页/共328页5.2 5.2 差差 分分 放放 大大 器器 差分放大器是一种可以将两个信号的差值进行放大的放大器，它是模拟集成电路设计中的基本单元模块，是一种形式多样而又用途广泛的子电路，其制作工艺和集成电路工艺兼容。第55页/共328页5.2.1 5.2.1 双极双极ICIC中的放大电路中的放大电路1.1.工作原理及性能分析工作原理及性能分析双极基本差动放大器如图5-13所示。它由两个性能参数完全相同的共射放大电路组成。两管射极相连并通过电阻Re将它们耦合在一起，因此也称其为射极耦合差动放大器。第56页/共328页图5-13 基本差动放大器第

21、57页/共328页由图可见，差动放大器有两个输入端和两个输出端。信号可以从两个输出端之间接出，称为双端输出；也可以从一个输出端到地输出，称为单端输出。先来分析图5-13电路的静态工作点。为使差动放大器的输入端的直流电位是零，我们采用正负两路电源供电。由于V1、V2管参数相同，电路结构对称，因此两管工作点必然相同。由图5-13可知，当ui1=ui2=0时，ue=-UBE-0.7 V,则流过Re的电流i为 (5-48)第58页/共328页故有 (5-49)(5-50)(5-51)可见，静态时，差动放大器两输出端之间的直流电压为零。下面我们分析差动放大器的动态特性。第59页/共328页1)差模放大特

22、性如果在图5-13所示差动电路的两个输入端加上一对大小相等、相位相反的差模信号，即ui1=uid1，ui2=uid2，而uid1=-uid2,这时一管的射极电流增大，另一管的射极电流减小，且增大量和减小量时时相等。因此流过RE的电流始终为零，公共射极端电位将保持不变。另外，由于输入了差模信号，两管输出端电位变化时，一端升高，另一端则降低，且升高量等于降低量，因此双端输出时，负载电阻RL可以视为差模地端。第60页/共328页通过以上分析，可得出图5-13所示电路的差模等效通路如图5-14所示。图5-14中还画出了输入、输出波形的相位关系。利用图5-14的等效通路，我们来计算差动放大器的各项差模性

23、能指标。第61页/共328页图5-14 基本差动放大器的差模等效通路第62页/共328页(1)差模电压放大倍数。差模电压放大倍数定义为输出电压与输入差模电压之比。在双端输出时，输出电压为 (5-52)输入差模电压为 (5-53)第63页/共328页所以 (5-54)式中，。可见，双端输出时的差模电压放大倍数等于单边共射放大器的电压放大倍数。第64页/共328页单端输出时，有 (5-55)或 (5-56)第65页/共328页可见，这时的差模电压放大倍数为双端输出时的一半，且两输出端信号的相位相反。需要指出的是，若单端输出时的负载RL接在输出端到地之间，则计算Aud时，总负载应改为。第66页/共3

24、28页(2)差模输入电阻。差模输入电阻定义为差模输入电压与差模输入电流之比。由图5-14 可得 (5-57)(3)差模输出电阻。双端输出时，差模输出电阻为 Rod=2Rc (5-58 单端输出时，差模输出电阻为 Rod(单)=Rc (5-59)第67页/共328页2)共模抑制特性如果在图5-13所示的差动放大器的两个输入端加上一对大小相等、相位相同的共模信号，即ui1=ui2=uic，由图可知，此时两管的射极将产生相同的变化电流ie，使得流过Re的变化电流为2ie，从而使两管射极电位有2Reie的变化。从电压等效的观点看，相当于每管的射极各接2Re的电阻。在输出端，由于共模输入信号引起的两管集

25、电极的电位变化完全相同，因此流过负载RL的电流为零，相当于RL开路。第68页/共328页通过以上分析可知，图5-13电路的共模等效通路如图5-15所示。下面我们来分析它的共模电压放大倍数。双端输出时的共模电压放大倍数定义为 (5-60)当电路完全对称时，uoc1=uoc2，所以双端输出的共模电压放大倍数为零，即Auc=0。第69页/共328页图5-15 基本差动放大器的共模等效通路第70页/共328页单端输出时的共模电压放大倍数定义为 (5-61)或(5-62)第71页/共328页由图5-15可得 (5-63)通常,(1+)2Rerbe，所以上式可简化为 (5-64)第72页/共328页可见，

26、由于射极电阻2Re的自动调节(负反馈)作用，使得单端输出的共模电压放大倍数大为减小。在实际电路中，均满足ReRc，故|Auc(单)|Auc(单)，以上两式中的第二项可忽略不计，故有 (5-75)(5-76)第79页/共328页由此可见，无论是双端还是单端输出，差动放大器都只放大两输入端的差信号。事实上，当共模抑制比足够高时，差动电路通过公共电阻Re的负反馈作用，能自动将射极电位UE调整至 (5-77)从而把两输入端的差信号变为差模信号，把两输入端的和信号变为共模信号。第80页/共328页2.2.具有电流源的差动放大电路具有电流源的差动放大电路图5-13所示的差动放大器存在两个缺点：一是共模抑制

27、比做不高，二是不允许输入端有较大的共模电压变化。前一个缺点是因为差分放大管的rbe与Re相关所致。当Re较大而忽略时，rbe可近似为 (5-78)第81页/共328页即rbe与Re成正比。其中，UT为热电压。对于单端输出，将式(5-78)代入式(5-67)可得 (5-79)若UEE=15 V，则在室温下，KCMR(单)的上限约为300，而与Re的取值无关。对于双端输出，在电路不对称时，也有类似情况。可见，不能单靠增大Re来提高共模抑制比。第82页/共328页存在后一个缺点的原因是因为输入共模电压的变化将引起差分放大管公共射极电位的变化，进而将影响差分放大管的静态工作电流，使rbe改变。因此，输

28、入共模电压变化将直接造成差模电压放大倍数的变化，这是我们不希望的。用电流源代替图5-13电路中的Re，可有效克服以上缺点。一种基本的具有电流源的差动放大电路如图5-16所示。第83页/共328页图5-16 基本差动放大电路第84页/共328页当没有输入信号电压，即ui1=ui2=0时，由于电路完全对称，故Rc1=Rc2=Rc，UBE1=UBE2=0.7 V，这时ic1=ic2=ic=io/2，Rc1ic1=Rc2ic2=Rcic，UCE1=UCE2=UDD-icRc+0.7 V，uo=uc1-uc2=0。由此可知，输入信号为零时，输出信号也为零。该差动放大器的动态分析与前面的分析完全相同。有关

29、差模指标的计算公式，在这里也同样适用。图中r0为实际电流源的交流电阻，其阻值一般很大，所以无论是双端输出还是单端输出，共模电压放大倍数都可近似为零，从而使共模抑制比趋于无穷大。第85页/共328页另外，由于电流源的输出端电位在很宽的范围内变化时，输出电流的变化极小，因而当输入共模信号引起射极电位改变时，将不会影响差模性能。因此，引入电流源后，扩大了差动电路的共模输入电压范围。第86页/共328页3.3.差动放大器的传输特性差动放大器的传输特性以上我们讨论了差动放大器的工作原理和小信号放大时的性能指标，下面来讨论它的传输特性。所谓差动放大器的传输特性，通常是指放大器输出电流或输出电压与差模输入电

30、压之间的函数关系。研究它，对于了解差动放大器小信号线性工作范围以及大信号运用特性都是极为重要的。第87页/共328页利用双极管的be结电压UBE与发射极电流ie的基本关系()求出(ic1,ic2)=f(uid)的关系，即得出差动放大电路的传输特性如图5-17中实线所示。从传输特性可看出：(1)当ui1-ui2=uid=0时，ic1=ic2=io/2，即ic1/io=ic2/io=0.5，电路在曲线的Q点处于静态工作状态。(2)uid在0UT范围内，当uid增加时，ic1增加，ic2减小，ic1、ic2与uid间呈线性关系，放大电路工作在放大区，如图5-17中用虚线所标示的线性区间。第88页/共

31、328页(3)当|uid|4UT，即超过100 mV时，曲线趋于平坦。当uid增大时，一管电流ic1趋于饱和值，另一管电流ic2趋于零(截止)，ic1-ic2几乎不变，此时电路工作在非线性区,差动放大电路呈现良好的限幅特性或电流开关特性。(4)要扩大传输特性的线性工作范围，可在两管发射极上分别串接电阻Re1=Re2=Re，利用Re的电流负反馈作用，使传输特性曲线斜率减小，线性区扩大，如图5-17中的虚线所示。第89页/共328页图5-17 ic1和ic2与uid关系的传输特性第90页/共328页5.2.2 CMOS5.2.2 CMOS差动放大器差动放大器1.1.基本差动对基本差动对我们如何放大

32、一个差动信号呢？如上一节讲到的那样，可以将两条相同的单端信号路径结合起来，分别处理两个差动相位信号，如图5-18(a)所示。这种电路确实提供了一些差动工作的优点：高的电源噪声抑制，更大的输出摆幅等。但是，如果uin1和uin2存在很大的共模干扰或者仅仅是直流共模电平设置得不好，随着共模输入电平(uin,CM)的变化，VM1和VM2的偏置电流也会发生变化，从而导致器件的跨导和输出共模电平发生变化。跨导的变化相应地就会改变小信号增益，而输出共模电平相对于理想值的偏离会降低最大允许输出摆幅。第91页/共328页例如，在图5-18(b)中，如果输入共模电平太低，uin1和uin2的最小值实际上可能会使

33、VM1和VM2管截止，从而导致输出端出现很严重的失真。因此，重要的是，应使器件的偏置电流受输入共模电平的影响尽可能地小。对电路做一个简单的修改就可以解决上述问题。如图5-19所示，在差动对电路中引入电流源ISS,以使ID1+ID2不依赖于uin,CM。这样，当uin1=uin2时，每个晶体管的偏置电流都等于ISS/2，输出共模电平等于UDD-RdISS/2。因此，研究差动输入和共模输入变化时电路的大信号特性是有益的。第92页/共328页图5-18 输入共模电平对差动电路输出的影响(a)简单差动电路；(b)输入共模电平对输出的影响第93页/共328页图5-19 基本差动对第94页/共328页1)

34、定性分析假设图5-19中uin1-uin2从-变化到+。如果uin1比uin2负得多，则VM1管截止，VM2管导通，ID2=ISS。因此，uout1=UDD,uout2=UDD-RdISS。当uin1变化到比较接近uin2时，VM1管逐渐导通，从Rd1抽取ISS的一部分电流，从而使uout1减小。由于ID1+ID2=ISS，因此VM2管的漏极电流减小，uout2增大。如图5-20(a)所示，当uin1=uin2时，uout1=uout2=UDD-RdISS/2。当uin1比uin2更正时，VM1管的电流大于VM2管的电流，从而使uout1小于uout2。对于足够大的uin1-uin2，VM1管

35、流过所有的ISS电流，因此uout1=UDD-RdISS,uout2=UDD。图5-20(b)画出了uout1-uout2随uin1-uin2变化的曲线。第95页/共328页图5-20 差动对的输入输出特性第96页/共328页上述分析揭示了差动对的两个重要特性:第一，输出端的最大电平和最小电平是完全确定的(分别为UDD和UDD-RdISS)，它们与输入共模电平无关;第二，当uin1=uin2时，小信号增益(uout1-uout2与uin1-uin2关系曲线的斜率)达到最大，且随着|uin1-uin2|的增大而逐渐减小为零。也就是说，随着输入电压摆幅的增大，电路变得更加非线性。当uin1=uin

36、2时，我们说电路处于平衡状态。第97页/共328页现在来讨论电路的共模特性。如先前所述，尾电流源的作用就是抑制输入共模电平的变化对VM1管和VM2管的工作以及输出电平的影响。这是否意味着uin,CM的大小可以随便设定呢？为了回答这个问题，令uin1=uin2=uin,CM,然后使uin,CM从0变化到UDD。图5-21(a)中用NFET来提供尾电流ISS。注意电路的对称性要求:uout1=uout2。若uin,CM=0，由于VM1管和VM2管的栅电位不比它们的源电位更正，因此两个晶体管都处于截止状态，因而ID3=0。这表明VM3管处于深度线性区，因为ub是高电位，足以在晶体管中形成反型层。由于

37、ID1=ID2=0，因而该电路不具有信号放大的功能，即uout1=uout2=UDD。第98页/共328页图5-21 差动对电路共模输入输出关系检测(a)检测输入共模电压变化的差动对电路；(b)VM3管工作在深度线性区时的等效电路；(c)共模输入输出特性曲线第99页/共328页现在假设uin,CM变得更正。如图5-21(b)所示，将VM3等效为一个电阻。我们注意到，当uin,CMUTH时，VM1管和VM2管导通。此后，ID1和ID2持续增加，uP也会上升(见图5-21(c)。从某种意义上说，VM1管和VM2管构成了一个源极跟随器，强制uP跟随uin,CM变化。对于足够高的uin,CM，VM3管

38、的漏源电压降大于UGS3-UTH3，使VM3管工作在饱和态,流过VM1管和VM2管的电流之和保持为常数。可以推断，电路正常工作时应该满足uin,CMUGS1+(UGS3-UTH3)。第100页/共328页如果uin,CM进一步增大，又会发生什么情况？由于uout1和uout2相对恒定，我们预期，如果uin,CMuout1+UTH=UDD-RdISS/2+UTH，则VM1管和VM2管进入三极管区。这就为输入共模电平设定了上限。总之，uin,CM允许的范围如下：(5-80)第101页/共328页例例5.15.1 画出差动对的小信号差动增益与共模输入电平之间的函数关系草图。解解 如图5-22所示，当

39、uin,CM大于UTH时，增益逐渐增大。在尾电流源进入饱和区(uin,CM=U1)后，增益相对保持恒定。最后，如果uin,CM增大而使输入晶体管进入了线性区(uin,CM=U2)，增益则开始下降。第102页/共328页图5-22 共模输入电平差对增益特性第103页/共328页理解了差动对的差动特性和共模特性后，我们能够回答另一个重要的问题：差动对的输出电压摆幅能有多大呢？如图5-23所示，由于VM1和VM2工作在饱和区，每一端的输出可高达UDD，但最小值约为uin,CM-UTH，即输入共模电平越大，允许的输出摆幅就越小。有鉴于此，希望选择相对小的uin,CM，但是前级电路可能不容易提供这么低的

40、电平。在图5-23所示的电路中，uin,CM最大值与差动增益之间存在一个有趣的折中。差动对的增益是负载电阻上的直流压降的函数。因此，如果RdISS/2比较大，则uin,CM必须保持在接近于地的电位上。第104页/共328页图5-23 差动对的最大允许输出摆幅第105页/共328页2)定量分析 现在，我们定量分析MOS差动对的特性，建立其差动输出电流(电压)与差动输入电压的函数关系。我们先进行大信号分析，以得到图5-20所示波形的表达式。对于图5-24所示的差动对，我们有uout1=UDD-Rd1ID1，uout2=UDD-Rd2ID2,即如果Rd1=Rd2=Rd，则uout1-uout2=Rd

41、2Id2-Rd1Id1=Rd(ID2-ID1)。因此，假设电路是对称的，VM1和VM2均工作在饱和区，且=0，则可以用uin1和uin2简单地计算出ID1和ID2。由于P点的电压既等于uin1-UGS1,也等于uin2-UGS2，因此 uin1-uin2=UGS1-UGS2 (5-81)第106页/共328页图5-24 差动对电路第107页/共328页对于平方律器件，有 (5-82)因此有 (5-83)第108页/共328页由式(5-83)和式(5-81)可得 (5-84)第109页/共328页我们的目的是计算差动输出电流ID1-ID2，将式(5-84)两边同时平方，考虑到ID1+ID2=IS

42、S，可得 (5-85)即 (5-86)第110页/共328页将式(5-86)两边再同时平方，留意到 (5-87)我们得到 (5-88)第111页/共328页因此 (5-89)恰如所期望的那样，ID1-ID2是uin1-uin2的奇函数，当uin1=uin2时，ID1-ID2下降为零。因为平方根项前的系数的增加快于平方根中值的减小，所以当|uin1-uin2|从零逐渐增大时，|ID1-ID2|也逐渐增大。第112页/共328页在进一步分析式(5-89)之前，让我们计算电流特性的斜率，即VM1管和VM2管的等价Gm。将ID1-ID2和uin1-uin2分别用ID和Uin表示，可以得到 (5-90)

43、第113页/共328页如果uin=0，则。而且，既然uout1-uout2=RdI=RdGmuin，我们可以写出平衡状态下电路的小信号差动电压增益为 (5-91)式(5-90)也表明当时，Gm下降为零。正如我们在下面将要看到的那样，uin的值在电路工作中起着非常重要的作用。第114页/共328页现在，让我们更仔细地分析式(5-89)。可以看出，当时，平方根项的值下降为零，意味着ID会在uin的两个不同的值处穿过零点。这一点在图5-20的定性分析中并没有预示。然而，这一结论是不正确的。要了解原因，让我们先回顾一下。式(5-89)是在VM1管和VM2管都导通的假设下得到的。实际中，当uin超过某一

44、限定值时，所有的ISS电流就流经一个晶体管，而另一个晶体管截止。第115页/共328页用uin1表示这一限定值，由于VM2管几乎截止，因此我们得到ID1=ISS以及uin1=UGS1-UTH。从而可得 (5-92)对于uinuin1，VM2管截止，式(5-89)不再成立。如前所述，当uin=uin1时，Gm降为零。图5-25画出了该特性。第116页/共328页图5-25 漏级电流和总跨导随输入电压变化的曲线第117页/共328页例例5.25.2 画出当晶体管宽度以及尾电流变化时，差动对的输入输出特性曲线。解解 考虑图5-26(a)所示的特性曲线。当W/L增加时，uin1减小，使两个晶体管都导通

45、的输入电压范围减小(见图5-26(b)。随着ISS的增加，输入范围和输出电流摆幅都增加(见图5-26(c)。显然，我们希望随着ISS的增大或者W/L的减小，电路的线性更好。第118页/共328页图5-26 输入输出特性曲线第119页/共328页式(5-92)中uin1的值实际上就是电路可以“处理”的最大差模输入。可以将uin1和平衡态时VM1和VM2的过驱动电压联系起来。对于零差模输入，有ID1=ID2=ISS/2，可得 (5-93)因此，平衡态过驱动电压等于。问题是，增加uin1来使电路具有更好的线性不可避免地要增加VM1管和VM2管的过驱动电压。对于给定的ISS，这一点只能靠减小W/L值(

46、也就是晶体管跨导)来实现。第120页/共328页现在来研究差动对的小信号特性。如图5-27所示，施加两个小信号uin1和uin2，并假设VM1管和VM2管都饱和。求差动电压增益Au。回顾一下式(5-91)，这个量等于 。由于电路工作在平衡态附近时，流过每个晶体管的电流大约为ISS/2，因此差动电压增益简化为gmRd，其中gm为VM1管和VM2管的跨导。图5-27中的电路由两个独立的信号驱动。因此，可以用叠加法来计算输出。假设Rd1=Rd2=Rd。第121页/共328页图5-27 小信号输入的差分对第122页/共328页我们令uin2为零，找出uin1对X与Y结点的影响(见图5-28(a)。为了

47、得到uX，注意到VM1管构成了带有负反馈电阻的共源极，负反馈电阻的阻值等于从VM2管源端看进去后“看到的”阻抗(见图5-28(b)。忽略沟道长度调制和体效应，我们有Rs=1/gm2(见图5-28(c)，以及 (5-94)第123页/共328页为计算uY，注意到VM1管是以源极跟随器的形式驱动VM2管的，用戴维南等效电路来替换uin1和VM2管，如图5-29所示。戴维南等效电压为UT=uin1，等效电阻为RT=1/gm1。因此，VM2管以共栅极形式工作，其增益为 (5-95)第124页/共328页由式(5-94)和式(5-95)得电路输入为uin1时总的电压增益为 (5-96)其中，若gm1=g

48、m2=gm，则式(5-96)简化为uX-uY=-gmRduin1 (5-97)第125页/共328页由于电路对称，因此除了极性相反外，uin2在X点和Y点产生的作用和uin1产生的作用一样，即 uX-uY=gmRduin2 (5-98)应用叠加法，将式(5-97)和式(5-98)两边分别相加，得 (5-99)第126页/共328页比较式(5-97)、式(5-98)和式(5-99)可以得到：无论怎样施加输入信号，差动增益的幅度都等于gmRd。例如在图5-28和图5-29中信号是单边输入，而在图5-27中两个信号源是差动的。如果是单边输出，即检测X与地之间或者Y与地之间，则增益减半，认识这一点同样

49、十分重要。第127页/共328页图5-28 一个输入信号的差动对及其等效电路(a)检测一个输入信号的差动对；(b)将图(a)视为带VM2负反馈的共源极；(c)图(b)的等效电路第128页/共328页图5-29 将VM1管用戴维南定理等效的电路第129页/共328页2.2.电流源负载差动放大器电流源负载差动放大器我们感兴趣的另一种结构是用电流源作为负载的CMOS差动放大器，如图5-30所示。它的优点是有较大的共模输入电压范围。图5-30的差分放大器有一个不太明显的问题。IBIAS确定了VM3、VM4和VM5的电流，有可能这些电流并不严格相等，这会产生什么影响呢?一般来说，如果直流电流流过PMOS

50、管和NMOS管，电流偏大的晶体管将工作在线性区。实现电流匹配的根本途径是使大电流减小，如图5-31所示。达到此目的的唯一方法就是让管子离开饱和区。所以，如果i3大于i1，那么VM1工作在饱和区而VM3工作在线性区，反之亦然。第130页/共328页图5-30 电流源负载差动放大器第131页/共328页图5-31 图5-30中漏级电流不相等的影响(a)i1i3;(b)i3i1第132页/共328页那么将怎样用电流源作为差动放大器的负载呢？如果知道了问题的产生原因，就可以找到答案。从上面的分析可以看出，当电流不平衡时差动放大器的输出将会增加或减小。解决这个问题的关键是注意两个输出是增加还是减少。因此