4路抢答器数字电路课程设计.doc

《4路抢答器数字电路课程设计.doc》由会员分享，可在线阅读，更多相关《4路抢答器数字电路课程设计.doc（19页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、课题名称： 数显抢答器的设计 所在院系： 机械电子工程学院 班 级： 07自动化（2）班 学 号： 3 姓 名： 汪慧敏 指导老师： 万 军 时 间： 2009年12月 景德镇陶瓷学院数字电子课程设计任务书 班级：07自动化（2）班 姓名：汪慧敏 指导老师：万军 设计题目：数显抢答器的设计 设计任务1 参加抢答组数为四组。2 判别选组电路。能迅速准确的判定抢答者，同时能排除其他组的干扰信号，闭锁其他各路输入。3 对优先抢答者有音响提示及数字显示。设计要求1 调研、查找并收集资料。2 总体设计，画出框图。3 单元电路设计:。4 绘制电器原理图。5 列写元器件明细表。6 撰写设计说明书（字数约25

2、00字左右）。7 参考资料目录参考资料康华光主编 电子技术基础 高等教育出版社 阎石主编 数字电子技术基础 高等教育出版社陈坤等编著 电子设计技术 电子科技大学出版社王炳勋主编 电工实习教程 机械工业出版社教研室主任签字： 年 月 日目录1 绪论1.1 摘要31.1设计题目：抢答器电路设计31.2设计任务和要求31.3方案比较32系统总体方案及硬件设计42.1系统总体方案42.2硬件设计43软件设计113.1单元电路设计113.1.1抢答电路113.1.2定时电路123.1.3报警电路133.1.4时序控制电路134课程设计体会155参考文献16摘要随着我国经济和文化事业的发展，在很多竞争场合

3、要求有快速公正的竞争裁决，例如证券、股票交易及各种智力竞赛等。在现代社会生活中，智力竞赛更是作为一种生动活泼的教育形式和方法能够引起观众极大的兴趣。而在竞赛中往往分为几组参加，这时针对主持人提出的问题，各组一般要进行必答和抢答，对必答一般有时间限制，到时有声响提示；对于抢答，要判定哪组先按键，为了公正，这就要有一种逻辑电路抢答器作为裁判员。一般抢答器由很多门电路组成，线路复杂，可靠性低，特别是抢答路数增多时，实现起来更加困难。本文介绍了一种利用数字电路实现的抢答系统，具有很强的实用性。数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路

4、和主持人开关启动报警电路，以上两部分组成主体电路。抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并数码管上显示选手的编号，同时扬声器给出声音提示；同时封锁输入电路，禁止其它选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。抢答器具有定时抢答的功能，且一次抢答的时间为3秒。当主持人启动“开始”键后，要求定时器立即进行减计时，并用显示器显示通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止；如果定时

5、抢答的时间已到，而没有选手抢答时，本次抢答无效，并封锁输入电路，禁止选手超时后抢答，定时显示器上显示0并闪烁。经过布线、焊接、调试等工作后数字抢答器成形。1 概述1.1 设计题目：四路抢答器电路设计1.2 设计任务和要求1、 可同时供4名选手参赛，其编号分别是1到4，各用一个抢答按钮，按钮的编号与选手的编号相对应。给节目主持人设置一个控制开关，用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。2、抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并数码管上显示选手的编号，同时扬声器给出声音提示；同时封锁输入电路，禁止其它选手抢答。优先抢答选手的编号一直保持到主

6、持人将系统清零为止。3、抢答器具有定时抢答的功能，且一次抢答的时间为3秒。当主持人启动“开始”键后，要求定时器立即进行减计时，并用显示器显示。 4、参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止；如果定时抢答的时间已到，而没有选手抢答时，本次抢答无效，并封锁输入电路，禁止选手超时后抢答，定时显示器上显示0并闪烁。5、在主持人未按下开始键时，如有人抢答犯规，在显示器上锁存并闪烁犯规选手的编号。6、确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。1.3 方案比

7、较与普通抢答器相比，本作品有以下几方面优势： 1、具有清零装置和抢答控制，可由主持人操纵避免有人在主持人说“开始” 前提前抢答违反规则。2、具有定时功能，在3秒内无人抢答表示所有参赛选手获参赛队对本题弃 权。3、3秒时仍无人抢答其报警电路工作表示抢答时间耗尽并禁止抢答。2 系统总体方案及硬件设计2.1 系统总体方案抢答器的组成框主持人控制开关控制电路秒脉冲产生电路定时电路译码电路显示电路抢答按钮锁存器译码电路显示电路优先编码电路报警电路其工作原理为：接通电源后，主持人将开关拨到清除状态，抢答器处于禁止状态，编号显示器灭灯，定时显示器显示设定时间；主持人将开关置“开始”状态，宣布开始，抢答器处于

8、工作状态，定时器倒计时，扬声器给出声响提示。当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。当选手在定时时间内抢答时，抢答器完成要完成以下四项工作：1）优先编码电路立即分辨出抢答者的编号，并由所存器进行所存，然后由译码显示电路显示编号；2）扬声器发出短暂声响，提醒节目主持人注意；3）控制电路要对输入编码电路进行封锁，避免其它选手再次进行抢答；4）控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。当选手将问题回答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。2.2 硬件设计本课程设计，要求用集成电路：

9、74LSl48，74LS279，74LS48，74LSl92， 74LS00，74LSl21和其它器件等，实现四路定时抢答功能。1. 优先编码器74LS14874LS148为8线3线优先编码器。它允许多个输入信号同时有效，但只对一个优先级最高的输入信号进行编码。74LS148管脚图 74LS148 8线3线二进制编码器真值表 74LS148工作原理如下： 该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端ST非，输出使能端YS和优先编码工作状态标志YEX非。 当ST非=0时，编码器工作；而当ST非=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输

10、出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电来有效的情况。当ST非为0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志YEX非为0。表明编码器处于工作状态，否则为1。由功能表可知，在8个输入端均无低电平输入信号和只有输入0端（优先级别最低位）有低电平输入时，Y2Y1Y0的非均为111，出现了输入条件不同而输出代码相同的情况，这可由YEX非的状态加以区别，当YEX非1时，表示8个输入端均无低电平输入，此时Y2Y1Y0的非=111为非编码输出；YEX非0时，Y2Y1Y0的非=111表示响应输入0端为低电平时的输出代码（编码输出）。YS只有

11、在ST非为0，且所有输入端都为1时，输出为0，它可与另一片同样器件的ST非连接，以便组成更多输入端的优先编码器。 从功能表不难看出，输入优先级别的次为7，6，0。输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码。例如5为0。且优先级别比它高的输入6和输入7均为1时，输出代码为010，这就是优先编码器的工作原理。2. 锁存器74LS279每片74LS279中包含四个独立的用与非门组成的基本RS触发器。其中第一个和第三个触发器各有两个Rd输入端(S1和S3)，在任一输入端上加入低电平均能将触发器置1；每个触发器只有一个Rd输入

12、端(R)。74LS279管脚引线图3. 计数器74LS19274LS192具有下述功能： 异步清零：CR=1，Q3Q2Q1Q0=0000 异步置数：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0保持： CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原态 加计数：CR=0, LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法规律计数 减计数：CR=0, LD=1，CPU=1，CPD= CP，Q3Q2Q1Q0按减法规律计数74LS192是双时钟方式的十进制可逆计数器。 CPU为加计数时钟输入端，CPD为减计数时钟输入端。LD为预置输入控制端，异步预置。 CR为复位输入

13、端，高电平有效，异步清除。 CO为进位输出：1001状态后负脉冲输出 BO为借位输出：0000状态后负脉冲输出。74LS192管脚引线图 4. NE555555定时器的基本组成 （1） 基本RS触发器由两个与非门组成，是专门设置的可从外部进行置0的复位端，当R=0时，使Q=0、=1。（2） 比较器C1、C2 是两个电压比较器。比较器有两个输入端，分别标有+号和-号，如果用U+和U-表示相应输入端上所加的电压，则当U+U-时其输出为高电平，U+ U-时输出为低电平，两个输入端基本上不向外电路索取电流，即输入电阻趋近于无穷大。（3） 分压器三个阻值均为5k的电阻串联起来构成分压器（555也因此而得

14、名），为比较器C1和C2 提供参考电压，C1 之+端U+ =2VCC/3、C2 之-端U-= VCC/3。如果在电压控制端CO另加控制电压，则可改变C1、C2的参考电压。工作中不使用CO端时，一般都通过一个0.01F的电容接地,以旁路高频干扰。（4） 晶体管开关和输出缓冲器晶体管TD构成开关，其状态受Q端控制，当为0时TD截止、为1时TD导通。输出缓冲器就是接在输出端的反相器G3，其作用是提高定时器的带负载能力和隔离负载对定时器的影响。综上所述可知，555定时器不仅提供了一个复位电平为2VCC/3、置位电平为VCC/3，且可通过端直接从外部进行置0的基本RS触发器，而且还给出了一个状态受该触发

15、器端控制的晶体管开关，因此使用起来极为灵活。555定时器的菜单UTHUuoTD的状态XX 0 UOL导通2VCC/3VCC/3 1UOL导通2VCC/3VCC/3 1 不变 不变 XVCC/3 1UOH 截止5. 74LS00发光二极管简称LED，采用砷化镓、镓铝砷、和磷化镓等材料制成，其内部结构为一个PN结，具有单向导电性。 当在发光二极管PN结上加正向电压时，PN结势垒降低，载流子的扩散运动大于漂移运动，致使P区的空穴注入到N区，N区的电子注入到P区，这样相互注入的空穴与电子相遇后会产生复合，复合时产生的能量大部分以光的形式出现，因此而发光。 常用的发光二极管应用电路有四种，即直流驱动电路

16、、交流驱动电路、脉冲驱动电路、变色发光驱动电路。 使用LED作指示电路时，应该串接限流电阻，该电阻的阻值大小应根据不同的使用电压和LED所需工作电流来选择。 发光二极管的压降一般为1.52.0 V，其工作电流一般取1020 mA为宜。6. 47LS121TTL集成器件74121是一种不可重复触发集成单稳态触发器 关于定时：单稳态电路的定时取决于定时电阻和定时电容的数值。74121的定时电容连接在芯片的10、11引脚之间。若输出脉宽较宽，而采用电解电容时，电容C 的正极连接在C输出端（10脚）。功能表3 软件设计3.1 单元电路设计3.1.1 抢答电路该部分电路要完成两个功能：一是分辨出选手按键

17、的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。选用优先编码器74LS148和RS锁存器74LS279可以完成上述功能，所组成的电路图如下所示。这个电路的工作原理过程：当主持人控制开关S置于清零端时，RS触发器的R非端均为，个触发器输出（Q4Q1）全部置，使74LS48的BI的非 ，显示器灯灭；74LS148的选通输入端ST的非=0，使之处于工作状态，此时锁存电路不工作。当主持人把开关S置于开始时，优先编码器和锁存电路同时处于工作状态，即抢答器处于等待工作状态，等待输入端的信号输入，当有选手将键按下时（如按下S2），74LS148的输出Y2Y1Y0的非=

18、110，YEX的非=0，经RS锁存后，CTR=1，BI的非=1，74LS279处于工作状态，Q4Q3Q2 =010,74LS48处于工作状态，经74LS148译码后，显示器显示为2。此外，CTR=1，使74LS148的ST的非为高电平，74LS148处于禁止工作状态，封锁其他按键的输入。当按键松开即按下时，74LS148的YEX的非为高电平， 但由于CTR维持高电平不变，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性以及抢答电路的准确性。如有再次抢答需由主持人将开关重新置“除”，电路复位。3.1.2 定时电路该部分主要由555定时器秒脉冲产生电路、十进制同

19、步加减计数器74LS192减法计数电路、74LS48译码电路和1个7段数码管即相关电路组成。具体电路如图3所示。一块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。74LS192的预置数控制端实现预置数，由节目主持人根据共阴极七段数码显示管BS201A 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，控制74LS48使0闪烁，同时以后选手抢答无效。1报警电路由555定时器和三极管构成的报警电路如图所示。其中555构成多谐振荡器，振荡频率其输出信号经三极管推动扬声器。PR为控制信号，

20、当PR为高电平时，多谐振荡器工作，反之，电路停振。3.1.3 时序控制电路时序控制电路是抢答器设计的关键，因为它要完成以下三项功能： 主持人将控制开关拨到开始位置时，扬声器发声，抢答电路和定时电路进人正常抢答工作状态。 当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。 当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。 根据上面的功能要求以及抢答器电路，我们设计的时序控制电路如上图所示。图中，门G1 的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端ST的非 。电路图的工作原理是：主持人控制开关从清除位置拨到开始位置时，

21、来自于抢答电路中的74LS279的输出 CTR=0，经G3反相， A1，则从555输出端来的时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，来自于定时电路的74LS192的错位输入端BO2的非=1，门G2的输出ST的非 =0，使 74LS148处于正常工作状态，从而实现功能的要求。当选手在定时时间内按动抢答键时，CTR1，经 G3反相， A0，封锁 CP信号，定时器处于保持工作状态；同时，门G2的输出ST的非 =1，74LS148处于禁止工作状态，从而实现功能的要求。当定时时间到时，来自74LS192的BO2的非=0，ST的非 =1，74LS

22、148处于禁止工作状态，禁止选手进行抢答。同时， 门G1处于关门状态，封锁 CP信号，使定时电路保持00状态不变，从而实现功能的要求。同理，可分析设计将集成单稳触发器74LS121用于控制报警电路及发声的时间。4 课程设计体会开学的第一周就是数字电路课程设计，其实，老师为了让我们有充足的时间准备资料，在上学期快结束时就已经将课题公布在了群共享里。也有好多同学提前看过了题目，也选好了合作人。那时我以为设计题目会像平时我们做的数字电路实验那样简单，所以当时也没太重视，直到五天前我调出了“数字逻辑电路课程设计任务书”才知道：平时我们做的只是皮毛。从头到尾浏览着一道一道的题目，似曾相识但又说不出个所以

23、然，考试时经常挂在嘴边的全加器、比较器、计数器、触发器等等，现在却变成了一锅浆糊，并且黏黏的粘在一起。真是应了那句话“学完又还给了老师”。刚开始时，学习委员为了每一小组不设计相同的而采用了抓阄制，很不幸运我们组抽到了被公认的最难的题。经过一天的上网查资料，得知这题只有用到模拟电路部分的知识，而模拟电路不是这次设计的考察重点，没办法征得老师的同意我们又抽了一道题，从而就有了今天的设计报告抢答器电路设计。经过初步分析知道需要用到锁存器、显示器、定时器，这时脑子里只有不多的器件，而流程路线没有一点思路。从网上搜集了大量的关于抢答器的文章，但是8路、6路、3路的比较多，4路的怎么也找不到。进过反复的比

24、较分析知道抢答器的工作原理都是一样的，并且部分芯片也是一样的，这样我们就可以比着葫芦画瓢，把各个局部电路图画出来。最后就是小组人聚在一起怎样把局部电路图组合在一起形成整体电路图。功夫不负有心人，好在终于把电路图给疏通了。但是接下来就面对着一个巨大的困难，仿真图的绘制。可要知道仿真软件以前从来没接触过，要在这短短的时间内熟悉并会运用一个全是外文的大型软件，那是多么的难上加难。最终我们考虑要是时间不允许就放弃这一环节，并且老师也声明可不没有，好了，问题都解决了。经过这次设计我对74LS系列有了很深的了解，其实只要知道功能表，一切芯片都能得心应手；再者，也知道了四人抢答器的设计方法，以后遇到任何多人抢答器也都不在话下。总之，每次尝试都会有很多启迪，只要是自己动手，不在于多少，只在于用心。5 参考文献1) 阎石，数字电子技术基础，清华大学电子学教研组，高等教育出版社，19832) 董子舟、段辉娟，电子技术，机械工业出版社3) Qdq，五路抢答器电路图4) 电子天下，七段译码器，驱动器74ls48引脚图，功能表及主要参数 5) 数字电子实验，