第2章MCS-51单片机芯片的硬件结构课件.ppt

《第2章MCS-51单片机芯片的硬件结构课件.ppt》由会员分享，可在线阅读，更多相关《第2章MCS-51单片机芯片的硬件结构课件.ppt（56页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第二章单片机芯片的硬件结构第五节单片的复位第一节MCS-51系列单片机的结构第二节存储器结构第三节输入/输出口（I/O口）第四节时钟电路及时序第六节单片机的低功耗操作方式靡躺叙蔫栽彬赤族耪膏德魏诅敌病笛滨塘赦达好期藉粕摩储纽援问粒挞迢第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构1第一节MCS-51系列单片机的结构一、MCS-51单片机的内部结构二、MCS-51单片机的引脚功能酪胁洲雕旅篱挟蘸搞啊迎坐子撇骇捣瘦疙耘埋苑瓢僧杰陌玄扳昂棚菲锄饶第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构2一、51单片机的基本结构内部总线内部总线时钟电路

2、时钟电路CPUCPUINTINT0 0T T1 1T T0 0并行接口并行接口串行接口串行接口P P0 0 P P1 1 P P2 2 P P3 3TXD RXDTXD RXD中断系统中断系统ROMROMRAMRAM定时定时/计数器计数器INTINT1 1MCS-51单片机功能模块框图拱疮斋绢寒侈祁斤锅拴涵果声骇乏吸杀胀辈唐玄万嚷啼寐懂貉旦债凝鸭沙第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构3程序状态字PSW振荡电路MCS-51芯片内部总体结构框图开芭域肖购还柯交乖秋盂汰诧鹏输菩驹醚骄雄骗轧蛤俗卸图屉艰眶溅谨狙第2章MCS-51单片机芯片的硬件结构第2章MCS-

3、51单片机芯片的硬件结构4下图为MCS-51单片机的引脚配置图1主电源引脚VCC和VSS（2根）2外接晶振引脚XTAL1和XTAL2（2根）3控制或其他电源复用引脚RST/VPD、ALE/PROG、PSEN、和EA/VPP（4根）4输入/输出引脚P0、P1、P2、P3（共32根）二、MCS-51单片机引脚功能剃责翌狰旺荤蹄圆碟呈止现瑰此珠卉纹皇竹听活崎脑册桩耘痒潘袄钱讼蛀第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构5P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7VSSVCCP0.0/AD0P0.1/AD1P0.2/AD2P0.3/AD3P0.4

4、/AD4P0.5/AD5P0.6/AD6P0.7/AD7EA/VppALE/PROGPSENRST/VPDRXD/P3.0TXD/P3.1INT0/P3.2INT1/P3.3T0/P3.4T1/P3.5WR/P3.6RD/P3.7XTAL2XTAL112345678910111213141516171819208031805187514039383736353433323130292827262521222324P2.7/A15P2.6/A14P2.5/A13P2.4/A12P2.3/A11P2.2/A10P2.1/A9P2.0/A8MCS-51系列单片机引脚图兽谆撂够躬懂獭扁噬妙阴巷绎鳞褐浑

5、屹打畦貉攒电纹威货霉碍撮爷霖辟编第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构6忻华圆钓尔缘违菜呈铰尝襄美着歼镁韧涨摧唱沃偿铬邦除呢哼请窃戎蜂窍第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构7控制引脚说明：1地址锁存控制信号ALE：访问片外ROM,RAM时，ALE用于控制把P0口输出的低8位地址送入锁存器锁存，实现低位地址和数据的分时传送。不访问片外存储器时，可做为外部时钟使用。2外部程序存储器读选通信号PSEN:CPU访问片外ROM时，使PSEN低电平有效，可实现片外ROM的读操作，其他情况下此引脚为高电平封锁状态。3访问程序存储器

6、控制信号EA：当EA信号为低电平时，对ROM的读操作是针对外部ROM的，当EA信号为高电平时，对ROM的操作是从内部ROM开始，并可延续至外部ROM。4复位信号RST:复位即初始化，分自动上电复位和人工开关复位，复位时，产生一个延续2个机器周期以上的高电平为有效，实现单片机的复位操作。秘然催绞痉茄斟呢急嚼遏缠赢兄币豫字栖绘糖骚梗厂荫雹埂扛劫培葵验里第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构8片外三总线AB：P0口经地址锁存后提供低8位地址，P2口直接提供高8位地址DB：P0口提供8位数据CB：/EA，ALE，/PSEN，/RD，/WR，RST等DBABABCB

7、CB皆趴扼钾瞒拴桑翌稽蘑祸叔蝴迟界企是艘庞税剔盘聘中兄梭号迫禹渤香逛第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构9P3口的第二功能表I/O口口第二功能第二功能注注释释P3.0RXD串行口数据接收端串行口数据接收端P3.1TXD串行口数据发送端串行口数据发送端P3.2INT0外部中断请求外部中断请求0P3.3INT1外部中断请求外部中断请求1P3.4T0定时定时/计数器计数器0P3.5T1定时定时/计数器计数器1P3.6WR外部外部RAM写信号写信号P3.7RD外部外部RAM读信号读信号P3口线的第二功能都是单片机重要的控制信号。因此在使用时，总是按需要优先选用他

8、的第二功能，剩下不用的才作为口线使用。卷婪娇荤宦价静丁白祥测然液射挛傀李寸唁废圾酋缠层骚反胀赊翻喀俗混第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构10一、数据存储器二、程序存储器三、单片机系统存储器结构特点第二节单片机的存储器结构挚冈踩都兰铆村给给才槐铲匪沏将秀呻枣绦啥怎熊孜仆允谚聂撵汗聚宜占第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构11一、数据存储器 对对51子系列子系列，共，共256字节内部数据存储器，其中低字节内部数据存储器，其中低128字字节可以让用户使用，高节可以让用户使用，高128单元被专用寄存器（单元被专用寄存器（

9、SFR）占）占用，不能让用户使用，所以常说的内部用，不能让用户使用，所以常说的内部RAM区指的是低区指的是低128单元；单元；对对52子系列，子系列，共有共有384字节内部数据存储器，低字节内部数据存储器，低128字节字节RAM，高，高128字节字节RAM和和128字节的专用寄存器区，常说字节的专用寄存器区，常说的内部的内部RAM为为256字节。字节。对内部数据存储器的访问使用对内部数据存储器的访问使用MOV指令。指令。邮蛙死沽膳土城术直浙丽添涂蔑与航访敞谐吧刹济色骋蛔戴责命网月哑吗第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构12内部数据存储器地址分配00H1F

10、H20H2FH7FH30H位寻址区数据缓冲区第0组通用寄存器区第1组通用寄存器区第2组通用寄存器区第3组通用寄存器区寄存器区专专用用寄寄存存器器区区SFR80HFFH高高128字字节节RAM80HFFH仅52子系列有低128字节RAMNEXT盲琉婚蛇懒石圃警溯妒贾削拟燃俘料瞥睹俗蒲播揪筐樱矿桌乾主盒阶堵律第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构13数据缓冲区/堆栈区：30H7FH位寻址区：字节地址：20H2FH位地址为：00H7FH工作寄存器区：字节地址：00H1FH1.1内部数据存储器低128单元(00-7FH)藐镁型镐火门旧诌渊硝护歌滑锰耽舅盅党胺适宫罗

11、垃溜烩剃圣八清贬足坪第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构14内部RAM的001FH分为4个区，每个区有8个单元，分别用R0R7来表示,选择哪个工作寄存器组是通过软件对程序状态字寄存器PSW的第3、4位进行设置实现的1.1.1工作寄存器区RS1RS0寄存器组寄存器组片内片内PAM地址地址通用寄存器名称通用寄存器名称000组组00H07HR0R7011组组08H0FHR0R7102组组10H17HR0R7013组组18H1FHR0R7园饶魁陋齿扛竿呸凶跃砖陨阜床裹俱区赖瓜膳吏壶弯剃轴巫怜领贡动一耀第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机

12、芯片的硬件结构151.1.2 位寻址区位寻址区(位寻址区共位寻址区共16个字节个字节,128位，同时还包括部分专用寄存器位，同时还包括部分专用寄存器区中可位寻址的专用寄存器区中可位寻址的专用寄存器)8051/8052内部RAM位地址区例：位寻址空间的使用MOV20H,#30H；MOV20H,C袒缸剐长粥属罐彤攫趁冻单牧以瞄癸辜昨弄脓莹绰瑚睫郎麻头堆动掺梢撇第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构16位地址位地址符号符号单元地址单元地址名称名称符号符号地址地址*ACCE0H累加器累加器ACC.7ACC.0E7HE0H*BF0H乘法寄存器乘法寄存器B.7B.0F

13、7HF0H*PSWD0H程序状态字程序状态字PSW.7PSW.0D7HD0HSP81H堆栈指针堆栈指针DPL82H数据存储器指针数据存储器指针(低低8位位)DPH83H数据存储器指针数据存储器指针(高高8位位)*IEA8H中断允许控制器中断允许控制器IE.7IE.0AFHA8H*IPB8H中断优先控制器中断优先控制器IP.7IP.0BFHB8H*P080H通道通道0P0.7P0.087H80H*P190H通道通道1P1.7P1.097H90H*P2A0H通道通道2P2.7P2.0A7HA0H*P3B0H通道通道3P3.7P3.0B7HB0HPCON87H电源控制及波特率选择电源控制及波特率选择

14、*SCON98H串行口控制串行口控制SCON.7SCON.09FH98HSBUF99H串行数据缓冲器串行数据缓冲器*TCON88H定时控制定时控制CON.7TCON.08FH88HTMOD89H定时器方式选择定时器方式选择TL08AH定时器定时器0低低8位位TL18BH定时器定时器1低低8位位TH08CH定时器定时器0高高8位位TH18DH定时器定时器1高高8位位*:可位寻址的特殊功能寄存器会屎簿揽找元瑶讼爬刚戈喝泌支轿沫碑丧鄙剔菏慎毫止眠捎步匝栏纤铰资第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构171.1.3数据缓冲区数据缓冲区:内部RAM中30H-7FH为8

15、0个单元的数据缓冲区，这些单元只能按字节寻址。伴册据俩仍婚盗懂射凄引插宫呻屎槛掳晕换责赣匝爱晶耻雄辖娶炭炼稗亮第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构18特殊功能寄存器特殊功能寄存器SFR1）占用字节地址：）占用字节地址：80HFFH2）可位寻址寄存器：）可位寻址寄存器：其字节地址可被其字节地址可被8整除整除3）专用寄存器：）专用寄存器：A、B、PSW、DPTR、SP I/O接口寄存器接口寄存器：P0、P1、P2、P3、SBUF、TMOD、TCON、SCON1.2 内部数据存储器高内部数据存储器高128单元单元(80H-0FFH)80C51共有22个专用寄存

16、器，离散分布在数据存储器高128字节的80H-FFH中，因为这些存储器的功能已作专门规定，所以称作专用寄存器（SFR）。对没有被专用寄存器使用的空闲地址的操作是无意义的瞪朵阶崇缎扯壤粉裹啪肆靠要襟贿嵌吞勾彰枫昧纹魏酒位凋耶蛾憋叶勾挛第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构192）寄存器）寄存器B (8位位)与与A累加器配合执行乘、除运算。也可用作通用寄存器。乘法时：累加器配合执行乘、除运算。也可用作通用寄存器。乘法时：B为乘数为乘数并存放乘积的高八位；除法时：并存放乘积的高八位；除法时：B为除数并存放余数。为除数并存放余数。MUL AB DIV AB1）累加

17、器Acc(8位)A需要ALU处理的数据和计算结果多数要经过A累加器，相当于十字路口的警察。累加器在算术运算中存放操作数和运算结果；在一些运算中作为源或目的操作数;在变址方式中作为变址寄存器。MOVA，#03ADDA，#05H3)程序计数器PC(16位)将要执行的指令地址。PC是唯一不可寻址的寄存器，用户不可对其进行读、写。在执行转移、调用、返回的指令时能自动改变其内容，以改变程序的执行顺序。复位时：PC=0000H，程序从此单元开始执行，访问范围：0000FFFFH即64K。1.2.1相关专用寄存器介绍择卯滁黍项蚜恰瀑往储佩矩继帆柠潞踊闽系缄裙长柬罚桓眉呈詹悯眼现筋第2章MCS-51单片机芯片

18、的硬件结构第2章MCS-51单片机芯片的硬件结构204）程序状态字PSW(8位)存放ALU运算过程的标志状态，用来存放程序状态信息，而且某些指令的执行结果会自动影响到PSW的有关标志位，有些标志位可用指令来设置。驹良霓醒衫阑煽幌寒压卤匪郊荔酷驻怨疏觉嫩咙淑边瓢攘据桐静峻侄郭碟第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构21例:设程序执行前,F0=0RS1,RS0=00,则执行下述后PSW的各位状态？MOVA,0FHADDA,#F8H执行后，PSW各位的状态为：110000 x1B用十六进制表示为：0C1H或0C3H00001111CY=1(A7有进位)CS=1(

19、A6有进位）OV=CY+CS=1+1=0+11111000AC=1(A3有进位)，F0=0,RS1,RS0=00100000111P=1(数据位有3个1，不算进位位的1)CYCS鼓键玲颐绣驴苍酞卧挞箩弹契晰燕颜匙卉哑善问啸鸭瞻攘绿杖釉汞酪增怒第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构225）数据指针DPTR(16位)由高位字节DPH和低位字节DPL组成，主要用于存放片外存储器16位地址，作为片外存储器的指针。既可作为一个16位寄存器来使用，也可作为2个独立的8位寄存器DPH（DPTR高8位字节）和DPL（DPTR低8位字节）来使用。DPH：8bit0-255D

20、PL：8bit0-255DPTR：16bit0-65535令戍薯雀迹搂抽腺按单继逮次闻陛烂坯陨号渍汛裸为琅就疑啃育剔胁驳高第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构236）堆栈指针SP(8位)堆栈是一种数据结构,专门存放向上生长堆栈的栈顶位置。遵循“先进后出，后进先出”的原则进行数据存取的一种工作方式。主要用于子程序调用及返回和中断处理断点的保护及返回。初始化时，SP07H。堆栈区一般设置在内部RAM的高端区域(建议在30H-7FH)。例：MOVA,35HMOVSP,30HPUSHA;SP+1SP#35H(SP)指令执行后（31H）=35H，SP=31HPOP

21、A;(SP)A,SP-1SP指令执行后A=35H，SP=30H遇瓜憨郝越梗药己众酵该揉隋苦转民余而蔡匝倡戚娥水旬墙痞找辉嫌素快第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构2430HSP栈底31H353AH10H栈顶入栈操作：先SP加1，后写入数据出栈操作：先读出数据，后SP减1入栈操作示意图1.2.2堆栈操作磅涧靛抵泵铀仍遏站洛夷统玫嗜镑透焊剃能肪削琅薯罢抵救躬萝懂趋插努第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构251、堆栈的功能：保护断点，存储16位的PC值，自动执行。保护现场，存储寄存器的值，人工（手动）执行。2、堆栈的开辟

22、：只开辟在芯片内部的数据存储器中，速度快。3、堆栈的指示器：8bit的SP堆栈是按“先进后出”原则存取数据的存储区。数据入栈/出栈时，SP自动加1/减1，其内容始终为栈顶地址。复位时SP=07H衅党漳赶田咯悬鸟备扬懦伙蛙裳拭邢顽验涛竿炸擎署炭冰檬卧黑唇陆外蚜第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构261.2.3专用寄存器的字节寻址和位寻址21个可寻址的专用寄存器中，有11个寄存器可以位寻址，有83个可寻址位。位寻址区：128个通用位。可位寻址的共有211位，玉轻怯痹疽何冰赘另潍偶珊淌恐场桩星方整甫影泅雪秽步基寒假咕之锻旅第2章MCS-51单片机芯片的硬件结构

23、第2章MCS-51单片机芯片的硬件结构271.3外部数据存储器外部数据存储器一般由静态RAM构成，其容量大小由用户根据需要而定,最大可扩展到64KBRAM,地址是0000H0FFFFH。对外部数据存储器的访问使用MOVX指令奢仿雅拷诞怔至胚釜凰啪隘烯嚷惫酣净巍绒顽阀花堆熟萨帖联凭去棋危候第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构28 二、二、程序存储器程序存储器片内加片外共有64K的ROM寻址空间，内部ROM地址0000H0FFFH中有一块特殊区间0000H-002AH:0000H0002H系统的启动单元，单片机复位后，PC0000H，程序从0000H单元开始

24、取指令。0003H000AH外部中断0中断地址区。000BH0012H定时/计数器0中断地址区。0013H001AH外部中断1中断地址区。001BH0022H定时/计数器1中断地址区。0023H002AH串行中断地址区。EA高电平，从片内程序存储单元读起并可一直延伸到片外,EA低电平，从片外程序存储单元读外部内部内部用户程序区用户程序区程序引导区程序引导区0000H002AHFFFFH0FFFH对程序存储器的访问都是用MOVC指令全虐颐杰冈釜芭梗材闭牺祝兵腾祈炮诅催聘毗捣革婚拙岭脆忿于囱戴输财第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构29三、三、MCS-51存

25、储结构特点存储结构特点 补充补充普林斯顿结构：程序和数据共用一个存储普林斯顿结构：程序和数据共用一个存储 器逻辑空间，统一编址。器逻辑空间，统一编址。哈佛结构：哈佛结构：程序程序数据分为两个独立存数据分为两个独立存 储器逻辑空间，分开编址。储器逻辑空间，分开编址。摆创恢蚂绚酪萎秃帜烽笋览酉钮第饺额朽书瘪娇询姑腰橡只沤摊逢缄比史第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构30MCS-51在物理上有四个存储空间：1、片内程序存储器2、片外程序存储器、3、片内数据存储器4、片外数据存储器。MCS-51采用哈佛结构从逻辑上划分有三个存储器地址空间：1、片内外统一编址的6

26、4K字节程序存储器（0000H0FFFFH）2、内部256字节数据存储器地址空间（包括128字节片内RAM和128字节的SFR）3、外部64K字节数据存储器地址空间（0000H0FFFFH）奴售梧酵氢鼓啼鳞躲年踏舆池弛专郧痰句吝阅诸阶赠有恿咨轴市哈疟清醚第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构3151子系列总结局岂霓一雷蜜限鹅闭风虹盒捞蛙眠张摧辆耕镭某惹倦赔毛逻琴污讥沥苑乡第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构32内部ROM外部ROM/EA=1/EA=0外部ROM外部ROM51子系列总结享饰句废袭恤私萎酥洼此拢岂蒙电戏斤

27、溪呵动段熟诣续古茫纂揽据韵归荆第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构33第三节并行输入/输出端口结构（I/O口）四个双向8位I/O口，共32根I/O口线，每个I/O线均由锁存器，输出电路和输入缓冲器组成。P0、P1、P2、P3，属于专用寄存器每个I/O既可作输入又可作输出，每一条口线可独立用作输入又可用作输出，作输出时可锁存数据，作输入时可缓冲数据。可以按字节寻址，也可以按位寻址。湿漠革迁蒂恭叼钝豫的腹醒宇庄哪撕礼胃磺棉拍琵距锰皂打辞牌积古焉畦第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构341.1P0口作为一般I/O口输出(

28、要外加上拉电阻)P0.n锁存器P0.nQQD读锁存器写锁存器内部总线读引脚T2MUX地址/数据控制T1VCC0VCC100200P0口的位结构一、P0口结构喳始初窖仆绎皖兜接衡喉盯悸纸订些需财安俊觅架其释眩本厄莫休揍眨咎第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构35P0口的位结构1.2P0口作为输入（先把p0口置1，使T1,T2截止）P0.nT2地址/数据控制T1VCCP0.n锁存器QQD读锁存器写锁存器内部总线读引脚MUX1000ORLP0,#FFHMOVA,P0疏胞午矾豆皋囊仑宋庐毙赠蝴悄皋菜吼蛛算台阳恩署腔放彼频蜡穴天俄中第2章MCS-51单片机芯片的硬

29、件结构第2章MCS-51单片机芯片的硬件结构36P0口的位结构1.3P0口作为A/D总线输出(接外部扩展存储器)P P0 0.n.nT T2 2地址地址/数据数据控制控制T T1 1VCCVCC1P P0 0.n.n锁存器锁存器Q QQ QD D读锁存器读锁存器写锁存器写锁存器内部总线内部总线读引脚读引脚MUX疯肋七育吓集健磺揪疙融婴另舟蚌寓辙挑柳萄忙拾庸蓄霞琉犬迂颐规袒最第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构371、注意读引脚和读锁存器的区别。2、输出时接上拉电阻。3、P0口作输入时，应使输出两个驱动场效应管截止而呈现悬浮的高阻态，所以需先向锁存器写“1

30、”,才能正确输入数据，称为准双向口。4、作A/D总线时，分时输出A0A7和D0D7,MUX当程序中出现MOVX语句时自动切向上方，扩展使用作为D0D7/A0A7；不出现MOVX语句则作为普通IO口。P0口总结陆糕黄质氢颊斟蛋碍雁莽离苇报她械察速鲍拍烬瑚欣尸恭讨粱壳由寨倔钨第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构38二、P1口结构P1.nP1.n锁存器锁存器P1.nP1.nQ QQ QD D读锁存器读锁存器写锁存器写锁存器内部总线内部总线读引脚读引脚内部上拉电阻内部上拉电阻T TVCCVCC1、注意读引脚和读锁存器的区别。2、普通IO输入时，必须把P1相应位置

31、1，使FET关断，使引脚悬浮成为高阻，才能正确输入数据，称为准双向口。矫灸恃得纱严纳类透氦剂活韵棵栈课雁肋急墨羹坝候束苹摸霜伞灿掳撮懒第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构39三、P2口结构P P2 2.n.n锁存器锁存器P P2 2.n.nQ QQ QD D读锁存器读锁存器写锁存器写锁存器内部总线内部总线读引脚读引脚T TVCCVCC地址地址控制控制内部上拉电阻内部上拉电阻MUXMUX1、注意读引脚和读锁存器的区别。2、普通IO输入时，必须把P2相应位置1，使FET关断，使引脚悬浮成为高阻，才能正确输入数据，称为准双向口。3、MUX当程序中出现MOVXA

32、，DPTR（16bit）语句时自动切向上方，输出高8位地址；而执行MOVXA，Ri（8bit），时不切换，仍作为普通IO口使用。欣熟辫菊彤芽借匹刑线吓湘称氰塘兹沁眺蛤皂曾赫航私秩捷骤粕碰哇顿涯第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构40四、P3口结构P P3 3.n.n锁存器锁存器P P3 3.n.nQ QQ QD D读锁存器读锁存器写锁存器写锁存器内部总线内部总线读引脚读引脚T TVCCVCC第二输入功能第二输入功能第二输出功能第二输出功能内部上拉电阻内部上拉电阻1、注意读引脚和读锁存器的区别。2、普通IO输入时，必须把P3相应位置1，使FET关断，使引脚

33、悬浮成为高阻，才能正确输入数据，称为准双向口。3、启动第二功能口，应将锁存器置1，控制端为1，FET截止蹬娃陛邀讫婉捣麻袒霞傲骂醇拷祷山臭吏脾嚎桥除扳冀龙泽姓倦憎畦河谢第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构41 I/O口口电路小结电路小结 1.P0P0口口：通用双向通用双向并行并行I/O口或低口或低8位地址位地址/数据传送分时复用。数据传送分时复用。2.P12.P1口口：最简单的最简单的I/I/O通用双向通用双向并行接口。并行接口。3.P2口：通用双向并行I/O接口或高8位地址总线AB8154.P3口：通用双向并行接口和第二功能口：串行接口引脚：TXD、R

34、XD中断输入引脚：INT0、INT1定时器输入引脚：T0、T1读写控制线：RD、WR绞戏炎搞蓖疼何星拽也捐靡嫩州孪播旗芍驭抿痛依宴派串未溯载展痛戎褂第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构42每个I/O口均有两种读入方式（用命令区分）读锁存器读引脚ORLP1，#0FFH；读锁存器（目的操作数必须是一个I/O口或I/O口的某一位）MOVA，P1；读引脚（源操作数是一个I/O口或I/O口的某一位）注意：读引脚时，需先向锁存器写“1”。系统复位时，所有口锁存器均置“1”。礁拘乎叶践妄载热醉秸夯玻观奶若拘暖亩捧瑚撅股揭罪魄除驰攻防狠壳壬第2章MCS-51单片机芯片的

35、硬件结构第2章MCS-51单片机芯片的硬件结构43第四节时钟电路及时序一、时钟电路单片机时钟电路通常有两种形式：1内部振荡方式：引脚XTAL1和XTAL2分别接放大器的输入端和输出端。把放大器与作为反馈元件的晶体振荡器或陶瓷谐振器，以及两个电容连接，就构成了内部自激振荡器并产生振荡时钟脉冲。晶体振荡器频率即为系统的振荡频率。通常为1.2MHz-12MHz，晶振频率越高，单片机运行速度就越快。2外部振荡方式：外部振荡方式就是把外部已有的时钟信号引入单片机内。外部振荡方式常用于多块芯片同时工作，以便于同步。瞒寒赂躯斜适弘有嘶哆淘哩寄刊侠讶宠琵伤执珍绅迈恳卸舱晶啮帽穴讶肺第2章MCS-51单片机芯片

36、的硬件结构第2章MCS-51单片机芯片的硬件结构44内部振荡方式外部振荡方式XTAL2XTAL1MCS-51C1C2CYSXTAL2XTAL1MCS-51+5VVSSTTL外部时钟源至内部时钟HMOS型嵌凌撑莹壬啡避算邵哟夏厉酝贝哨批轨血扯胁泞哭漓子稍拌钠沙醒掩距笼第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构45时序研究的是指令执行中各信号之间的相互时间关系。下面是有关CPU时序的几个概念。二、时序1振荡周期：为单片机提供时钟信号的振荡源的周期。也称拍节，用P表示。如果为内部时钟方式，振荡周期即为石英晶体的振荡周期。2时钟周期：是振荡源信号经二分频后形成的时钟脉

37、冲信号。也称状态周期用S表示。也就是一个时钟周期是振荡周期的2倍。3机器周期：通常将完成一个基本操作所需的时间称为机器周期。MCS-51一个机器周期含6个时钟周期。4指令周期：是指CPU执行一条指令所需要的时间。一个指令周期通常含有14个机器周期。臃贩县善锈碎族默绿譬情溜遁恢砍疡破伪辱膝咱枕舔弗颁掉绰楷新抄鸡败第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构46P1P2S1P2振荡周期也称节拍P时钟周期也称状态S机器周期机器周期指令周期XTAL2(OSC)S2S3S4S5S6S1S2S4S5S3S6P1P1P1P1P1P1P1P1P1P1P1P2P2P2P2P2P2

38、P2P2P2P2MCS-51单片机各种周期的相互关系振荡周期、时钟周期、机器周期、指令周期绎纲翱匿搜饵眼醇粮培冰偷败靖兽婉冉阵寿扁干肛啡徊闺衰目趋楚让展保第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构47若MCS-51单片机外接晶振为12MHz时，则单片机的四个周期的具体值为：振荡周期1/12MHz1/12s0.0833s时钟周期1/6s0.167s机器周期1s指令周期14s骋乖桨泌漱酞亦羚疡厅数朔寸预泽拼敖强洼褥徘垂咙讣千胸候荧瑶磷禾岁第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构48S1S1S4S4S6S6S5S5S3S3S2S2

39、读操作码读操作码读第二字节读第二字节(b)2(b)2字节字节1 1周期指令周期指令读下一指令读下一指令ADD A,#35HS1S1S4S4S6S6S5S5S3S3S2S2读操作码读操作码读下一个操作码读下一个操作码(无效无效)(c)1(c)1字节字节2 2周期指令周期指令再读下一指令再读下一指令S1S1S4S4S6S6S5S5S3S3S2S2INC DPTRS1S1S4S4S6S6S5S5S3S3S2S2读操作码读操作码无取指无无取指无ALE(d)1(d)1字节字节2 2周期指令周期指令再读下一指令再读下一指令S1S1S4S4S6S6S5S5S3S3S2S2MOVX A,DPTR读下一个操作码

40、读下一个操作码(无效无效)无取指无取指ALEALEOSCXTAL2S1S1S4S4S6S6S5S5S3S3S2S2读操作码读操作码读下一个操作码读下一个操作码(无效无效)(a)1(a)1字节字节1 1周期指令周期指令读下一指令读下一指令INC A时序时序尉接史娠葛论童弊静绑肘浇蹋线班矽坎序虫摹恶堰饮幅郑伴函波芝休聋延第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构49CPU执行程序的简要过程：1）PC给出当前指令的存储地址。PC=程序存储器程序存储器地址地址程序代码程序代码0000H指令代码指令代码10001H指令代码指令代码20002H指令代码指令代码3N指令代码

41、指令代码n PC=PC=2）CPU到存储器取指令，PC+13）指令译码器对指令译码，CPU执行指令。4）CPU到存储器取指令，PC=PC+1。5）CPU执行下一条指令，指令寄存器营铆庇钓翘鞠形稚闽亿憾坞阑粟赌八罐卞蜒翅枕铸怎热滦颂爱睫解顽蜒偷第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构50第五节单片机的复位1、单片机为什么需要复位：复位是单片机的初始化操作，把PC初始化为0000H，使得单片机从0000H单元开始执行程序。使CPU和各个部件处在一个确定的初始状态，并从这个状态由用户程序开始引导工作。2、什么时候需要复位：冷启动当系统初始加电的时候上电复位热启动当

42、程序运行死机的时候按钮复位3、单片机复位的条件：在振荡器运行时，RST端至少保持2个机器周期的高电平裂吃超俺辊粮疑檄内榴阐寨捞面罚脓炭绪赃吠壁韭儡骨方厕帮掏器弟苫壮第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构514、实现单片机复位的具体电路（复位方式）RSTVSS+5VRSTVSS+5V8.2K8.2K10022uF烃均鸡炔伎撩焙骋收夯丧域脆敏鹿仰守粮磅输归执伊戴岁低杜寝聪艳棋挺第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构520*0000B(CHMOS)00 HTCON0*BPCON(HMOS)00 HTMOD不定不定SBUF0*

43、000000B(8052)00HSCON0*00000BIE(8051)00HRLDL*000000B(8052)00HRLDH*00000BIP(8051)00HTL20FFHP0P300HTH20000 HDPTR00HTL107 HSP00HTH100HPSW00HTL000HB00 HTH000 HACC00HT2CON0000 HPC内容内容寄存器寄存器内容内容寄存器寄存器0*0000B(CHMOS)00 HTCON0*BPCON(HMOS)00 HTMOD不定不定SBUF0*000000B(8052)00HSCON0*00000BIE(8051)00HRLDL*000000B(80

44、52)00HRLDH*00000BIP(8051)00HTL20FFHP0P300HTH20000 HDPTR00HTL107 HSP00HTH100HPSW00HTL000HB00 HTH000 HACC00HT2CON0000 HPC内容内容寄存器寄存器内容内容寄存器寄存器俐庸滨炸本啪拔固寺蚀吾炬态元夜们苍醇浦剪肉钞让姓敞儡亲咒犬砌嘴搁第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构53P0P1P2P3+5V+5VEA80518751XTAL1XTAL288888051/8052最小应用系统MCS51单片机最小应用系统30p30p22u10010kRST8951

45、VCC+5VVSS灸旁润柜利兴荣完龚鹏拄濒攘君胖谚券驻翅锌炒功案饮妨空酮雇睫展母拣第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构54第六节第六节 单片机的低功耗操作方式单片机的低功耗操作方式1、为什么需要低功耗操作：为什么需要低功耗操作：节能、特别是在便携式电池供电方式下。节能、特别是在便携式电池供电方式下。2、怎样进行低功耗操作：、怎样进行低功耗操作：对对PCON的相应位进行置高或置低。如的相应位进行置高或置低。如 SETB IDL 等同于等同于 SETB PCON.03、低功耗工作模式及耗电量：、低功耗工作模式及耗电量：1)待机方式：从正常工作待机方式：从正常

46、工作24mA降为降为3.7mA。2)掉电方式：从待机掉电方式：从待机3.7mA降为降为50uA。肋蔡腋螟驱涟园髓秤趴宛诀婴蛇胶喊挚员甩邱曙茹锋岁汽揣摈兄辑琼阮瓤第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构55思考题1、MCS-51单片机的EA信号有何功能？使用8031时EA信号引脚如何处理？2、内部RAM低128单元如何划分？3、8051存储器空间在物理上和逻辑上如何划分？4、程序计数器PC的内容以及特点是什么？5、堆栈的功能及特点？处烟肉嗽旱虚升颐门喜都把孕淌斡蓄优整榔疚蜀灰惶崖险犀颅祟本弄锥襄第2章MCS-51单片机芯片的硬件结构第2章MCS-51单片机芯片的硬件结构56