第七章--接口与串并行通信--微型计算机原理及应用课件.ppt
《第七章--接口与串并行通信--微型计算机原理及应用课件.ppt》由会员分享,可在线阅读,更多相关《第七章--接口与串并行通信--微型计算机原理及应用课件.ppt(87页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、第七章第七章 接口与串并行通信接口与串并行通信1第一节第一节 CPUCPU与外设之间的与外设之间的 数据传输数据传输2为了使为了使CPUCPU能适应各种各样的外设,就能适应各种各样的外设,就需要在需要在CPUCPU与外设之间增加一个接口电路,与外设之间增加一个接口电路,由它完成相应的信号转换、速度匹配、数由它完成相应的信号转换、速度匹配、数据缓冲等功能,以实现据缓冲等功能,以实现CPUCPU与外设的连接,与外设的连接,完成相应的输入输出操作。完成相应的输入输出操作。一个接口的基本作用是在系统总线和一个接口的基本作用是在系统总线和I/OI/O设备之间架起一座桥梁,以实现设备之间架起一座桥梁,以实
2、现CPUCPU与与I/OI/O设备之间的信息传输。设备之间的信息传输。3接口的功能:接口的功能:1)1)寻址功能寻址功能2)2)识别是否是识别是否是I/OI/O口的操作信号,识别是否为端口的片选口的操作信号,识别是否为端口的片选信号,识别是芯片的哪个寄存器被访问。信号,识别是芯片的哪个寄存器被访问。3)3)2)2)输入输入/输出功能输出功能4)4)根据根据CPUCPU通过控制总线送来的读写信号决定是输入操作通过控制总线送来的读写信号决定是输入操作还是输出操作。还是输出操作。5)5)3)3)可编程功能可编程功能6)6)有些接口具有可编程特性,可以通过指令设定接口的工有些接口具有可编程特性,可以通
3、过指令设定接口的工作方式,工作参数,以满足不同外设的要求。作方式,工作参数,以满足不同外设的要求。47)7)中断管理功能中断管理功能有专门的中断管理接口,能完成中断判优、中断屏蔽,向有专门的中断管理接口,能完成中断判优、中断屏蔽,向CPUCPU送入中断类型码等功能。送入中断类型码等功能。8)8)错误检测功能错误检测功能多数可编程芯片都能自动检测出传输过程中出现的错误。多数可编程芯片都能自动检测出传输过程中出现的错误。1.1.传输错误,如串口中的奇偶校验传输错误,如串口中的奇偶校验2.2.覆盖错误覆盖错误9)9)复位功能复位功能能接受主机的复位信号,使系统重新启动。能接受主机的复位信号,使系统重
4、新启动。10)10)时序控制功能时序控制功能接口电路具有自己的时钟,以满足外设在时序方面的要求接口电路具有自己的时钟,以满足外设在时序方面的要求6I/OI/O端口的编址方式:端口的编址方式:1)1)统一编址统一编址2)2)I/OI/O与存储器与存储器(RAM)RAM)的的地址不重复地址不重复,读写指令一致,只是根据地址来区分读写指令一致,只是根据地址来区分操作对象是操作对象是RAMRAM还是还是I/OI/O。3)3)优点:优点:无需专门的无需专门的I/OI/O指令,对指令,对I/OI/O操作指令丰富,可进行算术和逻辑运操作指令丰富,可进行算术和逻辑运算算4)4)缺点:缺点:占用存储器地址,因外
5、设功占用存储器地址,因外设功能各不相同,需要复杂的电路进行时能各不相同,需要复杂的电路进行时序配合。序配合。RD/WR0000H1FFFH2000H2FFFH存存储储器器I/O一致的读一致的读写信号写信号72)2)独立编址独立编址I/OI/O与存储器与存储器(RAM)RAM)的的地址重复地址重复,用不同的读写信号和,用不同的读写信号和指令区分。存储器读写:指令区分。存储器读写:MEMWMEMW,MEMRMEMR,I/OI/O读写:读写:IORIOR,IOW(PC/XT)IOW(PC/XT)优点:优点:电路简单,不占用电路简单,不占用MEMMEM空间;空间;缺点:缺点:I/OI/O指令单一。指令
6、单一。IN AL,10HOUT 10H,ALAND SI,AXADD DI,BX8指令不同指令不同,高低高低电平不同电平不同,操作操作的对象也不同的对象也不同10输入输出传送方式输入输出传送方式1)1)无条件传送方式无条件传送方式2)2)假设外设已经准备就绪,假设外设已经准备就绪,不查询外设状态,直接执行不查询外设状态,直接执行I/OI/O指令进行数据传输指令进行数据传输。一个口地址,两个端口一个口地址,两个端口端口端口地址地址11例:图中二极管接口电路,欲使例:图中二极管接口电路,欲使LEDLED自上而下依次发光自上而下依次发光2 2s s,编写控制程序。编写控制程序。分析:因为分析:因为L
7、EDLED总是准总是准备好,为无条件输出。备好,为无条件输出。地址:地址:1010H H,用用OUTOUT语语句向对应的数据线写句向对应的数据线写0 0。第一次:第一次:0111 11110111 1111第二次:第二次:1011 11111011 1111最后:最后:1111 1110 1111 1110 MOV AL,7FH MOV AL,7FHLOP:LOP:OUT 10H,ALOUT 10H,AL CALL delay2s CALL delay2s ROR AL,1 ROR AL,1 JMP LOP JMP LOP13查询式输入如图,状态线占用一根数据线查询式输入如图,状态线占用一根数
8、据线D0D0,STBSTB是选通是选通信号,在输入时随着数据一起从输入端口出现,信号,在输入时随着数据一起从输入端口出现,是表示输是表示输入数据已就绪的状态信号入数据已就绪的状态信号。CPUCPU先读状态口,若状态就绪,先读状态口,若状态就绪,再读数据口。再读数据口。数据口数据口4242H H状态口状态口40HSTROBE:选通信号选通信号151)1)外设外设未准备好未准备好,STBSTB为为高高,D D触发器无脉冲,触发器无脉冲,CPUCPU读状读状态口态口(40(40H),H),打开缓冲器打开缓冲器(1),(1),读出读出DB0DB0为低为低,表示未准备好。表示未准备好。163)3)读数据
9、口读数据口4242H H,a.a.打开缓冲器打开缓冲器(2)(2),读数据线读数据线,这时,缓,这时,缓冲器冲器(1)(1)高阻,所以数据线上是输入设备的数据;高阻,所以数据线上是输入设备的数据;b.b.同时,同时,读数据口的控制线将读数据口的控制线将D D触发器清零。触发器清零。Q Q端输出端输出0 0,下次再读下次再读状态口时读入的状态口时读入的DB0DB0为为0 0,表示数据未准备就绪,表示数据未准备就绪。4)重复重复1),2),3)步骤步骤18从输入设备上输入从输入设备上输入10001000个字节的数据,传送到存储器的缓个字节的数据,传送到存储器的缓冲区,外设数据端口冲区,外设数据端口
10、4242H H,状态端口状态端口4040H H,状态线为状态线为DB0DB0DATA SEGMENT BUFFER DB 1000 DUP(?)DATA ENDSCODE SEGMENT ASSUME CS:CODE,DS:DATA LEA SI,BUFFER MOV CX,1000LOP:IN AL,40H;读状态口读状态口 TEST AL,01H;判断数据是否就绪判断数据是否就绪JZ LOP;未就绪未就绪,重复读取重复读取IN AL,42H;读数据口读数据口MOV BYTE PTR SI,ALINC SILOOP LOPHLT19查询式输出如图,查询式输出如图,OBF(Output Buf
11、fer Full)OBF(Output Buffer Full):输入信号,为输入信号,为1 1表示输出缓冲器满,表示输出缓冲器满,即数据已经到外设输入口;即数据已经到外设输入口;ACK(Acknowledge):ACK(Acknowledge):输出信号,应答,为输出信号,应答,为0 0表示数据已被外表示数据已被外设取走,可以发送下一个数据。设取走,可以发送下一个数据。数据口数据口6262H H状态口状态口60HOBFOBFACKACK201)1)CPUCPU输出数据,锁存器选通,将数据输入锁存器,同时,输出数据,锁存器选通,将数据输入锁存器,同时,D D触发器有脉冲,使触发器有脉冲,使OB
12、FOBF为为1 1,通知外设取数据。,通知外设取数据。212)2)CPUCPU读状态口,因为读状态口,因为外设速度较慢外设速度较慢,数据输入后有个读,数据输入后有个读取的过程,取的过程,所以外设未完全取走数据时,所以外设未完全取走数据时,ACKACK信号为高信号为高,因此因此读取的读取的DB0DB0为高为高,表示外设还未将数据取走,表示外设还未将数据取走,CPUCPU不不能送入下一个数据。能送入下一个数据。状态口状态口DB0为为122将将BUFFERBUFFER区区5050个字节输出,外设数据端口个字节输出,外设数据端口6262H H,状态端状态端口口6060H H,状态线为状态线为DB0DB
13、0。DATA SEGMENT BUFFER DB 50 DUP(3)DATA ENDSCODE SEGMENT ASSUME CS:CODE,DS:DATA LEA SI,BUFFER MOV CX,50LOP:MOV AL,SI OUT 62H,AL;输出数据输出数据LOP1:IN AL,60H;读取状态口读取状态口 TEST AL,01H;判断外设是否取走数据判断外设是否取走数据JNZ LOP1;未取走未取走,等待等待INC SI;取走取走,输出下一个输出下一个LOOP LOPHLT243)3)中断传送方式中断传送方式4)4)DMA(Direct Memory Access)DMA(Dir
14、ect Memory Access)传送方式传送方式I/OI/OCPU CPU (AL,AX)(AL,AX)存储器存储器25PCPC机机I/OI/O端口地址分配端口地址分配 虽然虽然PCPC机的机的I/OI/O地址线可有地址线可有1616根,对应的根,对应的I/OI/O编编址可达址可达6464K K字节,但由于字节,但由于IBMIBM公司当初设计微机主板公司当初设计微机主板及规划接口卡时,其端口地址译码是采用非完全译及规划接口卡时,其端口地址译码是采用非完全译码方式,即只考虑了低码方式,即只考虑了低1010位地址线位地址线A0A0A9A9,而没有而没有考虑高考虑高6 6位地址线位地址线A10A
15、10A15A15,故其端口地址范围是故其端口地址范围是00000000H H03FFH03FFH,总共只有总共只有10241024个端口,个端口,且将前且将前512512个端口分配给了主板,后个端口分配给了主板,后512512个端口分配给了扩展个端口分配给了扩展槽上的常规外设。槽上的常规外设。26I/OI/O芯片名称芯片名称端口地址端口地址DMADMA控制器控制器1 100001FHDMADMA控制器控制器2 20C00DFHDMADMA页面寄存器页面寄存器08009FH中断控制器中断控制器1 102003FH中断控制器中断控制器2 20A00BFH定时器定时器04005FH键盘接口键盘接口0
16、6006FHRT/CMOS RAMRT/CMOS RAM07007FH协处理器协处理器0F00FFH系统板上接口芯片的端口地址系统板上接口芯片的端口地址I/OI/O接口名称接口名称端口地址端口地址游戏控制卡游戏控制卡20020FH并行口控制卡并行口控制卡1 137037FH并行口控制卡并行口控制卡2 227027FH串行口控制卡串行口控制卡1 13F83FFH串行口控制卡串行口控制卡2 22F02FFH标准卡标准卡(用户用户)30031FH同步通信卡同步通信卡1 13A03AFH同步通信卡同步通信卡2 238038FH单显单显MDAMDA3B03BFH彩显彩显CGACGA3D03DFH彩显彩显
17、EGA/VGAEGA/VGA3C03CFH硬驱控制卡硬驱控制卡1F01FFH软驱控制卡软驱控制卡3F03F7HPCPC网卡网卡36036FH扩展槽上接口控制卡的端口地址扩展槽上接口控制卡的端口地址28允许用户使用的端口地址是允许用户使用的端口地址是300300H H31FH31FH。这一段地址是留给用户在开发这一段地址是留给用户在开发IBM_PCIBM_PC系列机系列机插板插板(功能模块功能模块)时,使用的端口地址,系统时,使用的端口地址,系统不会占用。除已分配的地址外,其余的地址不会占用。除已分配的地址外,其余的地址由厂商保留使用。由厂商保留使用。29第二节第二节 可编程并行接口可编程并行接
18、口82558255A A31并行接口概念并行接口概念并行通信就是把一个字符的各数位用几条并行通信就是把一个字符的各数位用几条线同时进行传输,并行通信的信息传输速度线同时进行传输,并行通信的信息传输速度快,信息率高。用于数据传输要求较高,距快,信息率高。用于数据传输要求较高,距离较短的场合。离较短的场合。并行通信没有标准化,没有对同步和异步并行通信没有标准化,没有对同步和异步传输的严格定义。如果传输的严格定义。如果CPUCPU用一个时序信号来用一个时序信号来管理接口和设备的动作,这样的并行传输称管理接口和设备的动作,这样的并行传输称为同步传输;如果为同步传输;如果CPUCPU和接口设备之间只用应
19、和接口设备之间只用应答信号联系答信号联系,这样的传输称为异步传输。这样的传输称为异步传输。321.1.82558255A A的内部结构的内部结构82558255A A是是IntelIntel系列的并行接口芯片,它是可编程的,可以系列的并行接口芯片,它是可编程的,可以用来设置其工作方式,不需要再附加外部电路。用来设置其工作方式,不需要再附加外部电路。33接口的功能:接口的功能:1)1)寻址功能寻址功能2)2)识别是否是识别是否是I/OI/O口的操作信号,识别是否为端口的片选口的操作信号,识别是否为端口的片选信号,识别是芯片的哪个寄存器被访问。信号,识别是芯片的哪个寄存器被访问。3)3)2)2)输
20、入输入/输出功能输出功能4)4)根据根据CPUCPU通过控制总线送来的读写信号决定是输入操作通过控制总线送来的读写信号决定是输入操作还是输出操作。还是输出操作。5)5)3)3)可编程功能可编程功能6)6)有些接口具有可编程特性,可以通过指令设定接口的工有些接口具有可编程特性,可以通过指令设定接口的工作方式,工作参数,以满足不同外设的要求。作方式,工作参数,以满足不同外设的要求。344)4)数据转换功能数据转换功能当外设提供的数据形式不是当外设提供的数据形式不是CPUCPU能直接接受的形式时,则能直接接受的形式时,则通过接口转换成通过接口转换成CPUCPU可接受的形式。如可接受的形式。如A/DA
21、/D,串串/并转换等,并转换等,反之也一样。反之也一样。5)5)联络功能联络功能当当CPUCPU要访问外设时,首先要查询外设状态,能否接受访要访问外设时,首先要查询外设状态,能否接受访问,接口应将外设状态准备好,供问,接口应将外设状态准备好,供CPUCPU查询;或向查询;或向CPUCPU发特发特定的信号通知外设已准备好。定的信号通知外设已准备好。6)6)数据缓冲功能数据缓冲功能主机与外设速度相差很大,为了防止数据丢失,主机与外设速度相差很大,为了防止数据丢失,I/OI/O接口接口均设有双向数据缓冲器。均设有双向数据缓冲器。357)7)中断管理功能中断管理功能有专门的中断管理接口,能完成中断判优
22、、中断屏蔽,向有专门的中断管理接口,能完成中断判优、中断屏蔽,向CPUCPU送入中断类型码等功能。送入中断类型码等功能。8)8)错误检测功能错误检测功能多数可编程芯片都能自动检测出传输过程中出现的错误。多数可编程芯片都能自动检测出传输过程中出现的错误。1.1.传输错误,如串口中的奇偶校验传输错误,如串口中的奇偶校验2.2.覆盖错误覆盖错误9)9)复位功能复位功能能接受主机的复位信号,使系统重新启动。能接受主机的复位信号,使系统重新启动。10)10)时序控制功能时序控制功能接口电路具有自己的时钟,以满足外设在时序方面的要求接口电路具有自己的时钟,以满足外设在时序方面的要求361.数据端口数据端口
23、 A,B,C:3个个8bit数据端口,有各自的特点数据端口,有各自的特点1)1)端口端口A A2)2)1 1个个8 8bitbit的数据的数据输入锁存输入锁存,一个一个8 8bitbit的数据输出锁存;的数据输出锁存;3)3)2)2)端口端口B B4)4)1 1个个8 8bitbit的数据的数据输入缓冲输入缓冲,一个一个8 8bitbit的数据输出锁存的数据输出锁存3)3)端口端口C C1 1个个8 8bitbit的数据的数据输入缓冲输入缓冲,一个,一个8 8bitbit的数据输出锁存;的数据输出锁存;端口端口C C常常被常常被分成分成2 2个个4 4位端口位端口,分别作为端口,分别作为端口A
24、 A和端口和端口B B的输入输出的输入输出控制线和状态信号线控制线和状态信号线,与端口,与端口A A、端口端口B B配合配合使用。使用。372.2.A A组控制和组控制和B B组控制组控制接受接受CPUCPU对控制端口的命令对控制端口的命令(控控制字制字),可以独立地设置,可以独立地设置82558255A A中中3 3个端口的工作方式。个端口的工作方式。3.3.数据总线缓冲器数据总线缓冲器双向三态双向三态8 8bitbit数据缓冲器,与数据缓冲器,与CPUCPU的数据总线相连,同时的数据总线相连,同时与与82558255A A的内部数据总线相连,接受从的内部数据总线相连,接受从CPUCPU发出
25、的控制字发出的控制字,输入输出数据输入输出数据,同时也向同时也向CPUCPU传输传输82558255A A的状态字。的状态字。4.4.读写控制逻辑电路读写控制逻辑电路接受接受CPUCPU发送的读写信号,其中发送的读写信号,其中A0,A1A0,A1寻址寻址82558255A A内部寄内部寄存器,共有存器,共有3 3个数据端口,个数据端口,1 1个控制端口。个控制端口。382.8255A的引脚信号的引脚信号PA7PA0,PB7PB0,PC7PC0与外设相连的独立地址的与外设相连的独立地址的并行扩展口。并行扩展口。D7D0:与与CPU的数据总的数据总线相连,传输线相连,传输8255A的命的命令字或令
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第七 接口 并行 通信 微型计算机 原理 应用 课件
限制150内