《chap引言》PPT课件.ppt

《《chap引言》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《chap引言》PPT课件.ppt（85页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1集成电路工艺集成电路工艺电子科学与技术信息学院2本本门课门课程共分几大程共分几大块块来介来介绍绍：一、一、绪论绪论 主主要要介介绍绍微微电电子子器器件件工工艺艺的的发发展展历历史史，集集成成电电路路的的发发展展历历史史及及工工艺实艺实例。例。二、硅的晶体二、硅的晶体结结构构 主要介主要介绍绍硅晶体的特点，晶向，晶面，缺陷，硅晶体的特点，晶向，晶面，缺陷，杂质杂质等等。等等。三、三、热处热处理及离子注入理及离子注入 氧化，氧化，扩扩散，离子注入工散，离子注入工艺艺四、薄膜工四、薄膜工艺艺 物理气相淀物理气相淀积积，化学气相淀，化学气相淀积积，外延工，外延工艺艺五、五、图图形形转转移工移工艺艺

2、光刻与刻光刻与刻蚀蚀六、工六、工艺艺集成集成 金属化与多金属化与多层层互互连连，工，工艺艺集成集成七、后工七、后工艺艺，测试测试 减薄，蒸金，划片，减薄，蒸金，划片，烧结烧结，键键合，封装，合，封装，测试测试3集成集成电电路工路工艺艺分几大分几大块块技技术术：图图形形转转移：移：将将设计设计在掩膜版在掩膜版(类类似于照相底片似于照相底片)上的上的图图形形转转移到半移到半导导体体单单晶片上晶片上 光刻：接触光刻、接近光刻、投影光刻、光刻：接触光刻、接近光刻、投影光刻、电电子束光刻等子束光刻等 刻刻蚀蚀：干法刻：干法刻蚀蚀、湿法刻、湿法刻蚀蚀掺杂掺杂：根据根据设计设计的需要，将适量的各种的需要，将

3、适量的各种杂质掺杂杂质掺杂在需要的位置上，形成晶体管、接触等在需要的位置上，形成晶体管、接触等 离子注入：离子注入：退火退火 扩扩散：散：制膜：制膜：制作各种材料的薄膜制作各种材料的薄膜 氧化：干氧氧化、湿氧氧化等氧化：干氧氧化、湿氧氧化等 CVDCVD：APCVDAPCVD、LPCVDLPCVD、PECVDPECVD PVD PVD：蒸蒸发发、溅溅射射4集成电路制备主要工艺及设备集成电路制备主要工艺及设备1.晶片制备2.前道工艺3.后道工艺51.晶片制备1.1单晶拉伸：在适当的温度下，将特制的籽晶与熔化于坩埚内的高纯多晶材料相接触，在籽晶与坩埚相对旋转的同时，按一定速度向上提拉籽晶，使熔体不

4、断沿籽晶晶向结晶，直接拉制成单晶。相关设备单晶炉61.2切片：将半导体单晶按所需晶向切割成指定厚度的薄片相关设备内圆切片机多刀切割机1.3倒角：由于刚切下来的晶片外边缘很锋利，硅单晶又是脆性材料，为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒，必须用专用的设备自动修整晶片边缘形状和外径尺寸。相关设备倒角机71.4抛光：利用抛光剂对研磨后的晶片进行物理、化学的表面加工，以获取无晶格损伤的高洁净度、高平整度的镜面晶片。相关设备单/双面抛光机单/多头抛光机1.5清洗：合理的清洗是保证硅片表面质量的重要条件。在晶片制备过程中需要多次清洗，以去除残留在晶片表面或边缘的废屑等。相关设备

5、清洗机冲洗甩干机82.前道工艺前道工艺2.1外延：在单晶衬底晶片上生长一层具有与基片不同电子特性的薄硅层。相关设备外延炉2.2氧化：在高温下，氧和水蒸气跟硅表面起化学作用，形成薄厚均匀的硅氧化层。相关设备氧化炉92.3化学汽相淀积（CVD）：使一种或数种物质的气体以某种方式激活后，在衬底表面发生化学反应，并淀积所需固体薄膜。相关设备CVD设备102.4溅射：正离子受强电场加速，形成高能量的离子流轰击靶材，当离子的动能超过靶原子的结合能时，靶表面的原子就脱离表面，溅射到对面的阳极上，淀积成薄膜。相关设备溅射台112.5光刻：将掩模图形转印到涂有光刻胶的衬底晶片上。对准和曝光是光刻工艺中最关键的工

6、序相关设备接触/接近式曝光机分步投影曝光机2.6刻蚀：活性气体可使曝光区，在晶片表面建立几何图形。相关设备刻蚀机122.7离子注入：先使待掺杂的原子电离，再加速到一定能量使之“注入”到晶体中，经过退火使杂质激活，达到掺杂目的。相关设备离子注入机133.后道工艺后道工艺3.1探针测试：对晶圆上的每个电路进行电性能测试及特性测试。相关设备探针测试台3.2划片：将具有集成电路管芯的圆片用金刚砂刃具、激光束等方法分割成单独的管芯以便封装。相关设备砂轮划片机143.3粘片：把集成电路芯片用银浆、银玻璃、低温焊料或共晶焊料装配到塑料封装的引线框架或陶瓷封装外壳底座上。相关设备粘片机3.4引线键合：用金引线

7、把集成电路管芯上的压焊点与外壳或引线框架上的外引线内引出端通过键合连接起来。相关设备引线键合机153.5封装：密封组件用作机械和外界保护。为保证封装质量，管壳必须具有良好的气密性、足够的机械强度、良好的电气性能和热性能。相关设备塑封压机切筋打弯机打标机163.6终测：又叫成品测试，目的是确保IC能满足最低电气规范化要求，并按不同要求分类，统计出分类结果和不同参数分布，供质量和生产部门参考。相关设备数字集成电路测试系3.7编带：将IC成品经自动识别检测，热封覆盖膜并编入凹壳载带。相关设备编带机17Chap0 Chap0 绪绪 论论 微电子科学是在固体物理、微电子器件工艺和电子学三者的基础上发展起

8、来的一门新的学科。近几年来，它发展迅速，主要归功于微电子器件工艺（即半导体工艺）的迅速发展。大规模集成电路和超大规模集成电路的诞生和发展,是微电子器件发展的里程碑。180 01 1 微电子器件工艺的发展历史微电子器件工艺的发展历史大致分为三个阶段：1.1.生长法生长法：在20世纪30、40年代，经过对半导体材料的性质及特点的深入研究和长时间的实践和探索，开始利用锗、硅晶体制造P-N结。刚开始方法较为原始，它是在拉制锗、硅单晶体的过程中实现的。以锗单晶为例，由于熔化的晶体的导电类型为N型（或P型），在拉制过程中，某一时刻突然改变掺杂浓度，如放入某种受主杂质（或施主杂质），这样已拉制好的单晶，先头

9、部分为N型（或P型），而后一部分就成为P型(或N型),然后将锗单晶切成小片,在P型和N型交界面处就形成了一个P-N结,这就是晶体二极管。192.2.合合金金法法：到了20世纪50年代，采用合金法制造PN结。它是将一个受主杂质（施主杂质）的小球，放在一块N型（P型）锗晶片上，然后，将它们一起放在高温下加热，使小球熔化，以合金方式浸入到锗晶体中，当晶片完全冷却后，小球上制成了合金二极管或合金三极管。3.3.扩散法扩散法：上述两种制备PN结的方法，虽然工艺十分简单，但是基区很难制的很薄,直接影响了晶体管的特性。因此，经过探索研究，找到了一种更好的方法，这就是扩散法。用这种方法可以把基区制得十分薄，而

10、且电阻率可以不均匀，这样晶体管的电学特性就大大提高了。扩散法是在硅平面工艺基础上发展起来的。20 因为在硅片上用热生长氧化法能生长出具有优良电绝缘性能，又能掩蔽杂质扩散的二氧化硅层。此后，光刻技术，薄膜蒸发技术又先后被引进到半导体器件制造中来。这样，氧化、扩散、光刻、外延等技术相结合，导致硅平面工艺技术突飞猛进的发展。用扩散法制造的硅晶体管，其频率、功率、饱和压降和表面噪声等性能以及器件的稳定性、可靠性，大大超过了锗器件，这为集成电路制造技术奠定了基础。21把电路所需要的晶体管、二极管、电阻器和电容器等元件用一定工艺方式制作在一小块硅片、玻璃或陶瓷衬底上，再用适当的工艺进行互连，然后封装在一个

11、管壳内，使整个电路的体积大大缩小，引出线和焊接点的数目也大为减少。集成的设想出现在50年代末和60年代初，是采用硅平面技术和薄膜与厚硅平面技术和薄膜与厚膜技术来实现的。22电子集成技术按工艺方法分为以硅平面工艺为基础的单片集成电路、以薄膜技术为基础的薄膜集成电路和以丝网印刷技术为基础的厚膜集成电路。23单片集成电路工艺单片集成电路工艺利用研磨、抛光、氧化、扩散、光刻、外延生长、蒸发等一整套平面工艺技术，在一小块硅单晶片上同时制造晶体管、二极管、电阻和电容等元件，并且采用一定的隔离技术隔离技术隔离技术隔离技术使各元件在电性能上互相隔离。然后在硅片表面蒸发铝层并用光刻技术光刻技术刻蚀成互连图形，使

12、元件按需要互连成完整电路，制成半导体单片集成电路。随着单片集成电路从小、中规模发展到大规模、超大规模集成电路，平面工艺技术也随之得到发展。24例如，扩散掺杂改用离子注入掺杂工离子注入掺杂工艺艺；紫外光常规光刻发展到一整套微细加工技术，如采用电子束曝光制版、等离子刻蚀、反应离子铣等；外延生长外延生长又采用超高真空分子束外延技术；采用化化学汽相淀积工艺学汽相淀积工艺制造多晶硅、二氧化硅和表面钝化薄膜；互连细线除采用铝或金以外，还采用了化学汽相淀积重掺杂多晶硅薄膜和贵金属硅化物薄膜，以及多层互连结构等工艺。25薄膜集成电路工艺薄膜集成电路工艺整个电路的晶体管、二极管、电阻、电容和电感等元件及其间的互

13、连线,全部用厚度在1微米以下的金属、半导体、金属氧化物、多种金属混合相、合金或绝缘介质薄膜，并通过真空蒸发工艺真空蒸发工艺、溅溅射工艺射工艺和电镀等工艺重叠构成。用这种工艺制成的集成电路称薄膜集成电路。26薄膜集成电路中的晶体管采用薄膜工艺制作,它的材料结构有两种形式：薄膜场效应硫化镉和硒化镉晶体管，还可采用碲、铟、砷、氧化镍等材料制作晶体管；薄膜热电子放大器。薄膜晶体管的可靠性差，无法与硅平面工艺制作的晶体管相比，因而完全由薄膜构成的电路尚无普遍的实用价值。薄膜集成电路工艺薄膜集成电路工艺27实际应用的薄膜集成电路均采用混合工艺，也就是用薄膜技术在玻璃、微晶玻璃、镀釉或抛光氧化铝陶瓷基片上制

14、备无源元件和电路元件间的互连线，再将集成电路、晶体管、二极管等有源器件的芯片和不便用薄膜工艺制作的功率电阻、大电容值的电容器、电感等元件用热压焊接、超声焊接、梁式引线或凸点倒装焊接等方式组装成一块完整电路。薄膜集成电路工艺薄膜集成电路工艺28厚膜集成电路工艺厚膜集成电路工艺用丝网印刷工艺将电阻、介质和导体涂料淀积在氧化铝、氧化铍陶瓷或碳化硅衬底上。淀积过程是使用一细目丝网，制作各种膜的图案。这种图案用照相方法制成，凡是不淀积涂料的地方，均用乳胶阻住网孔。氧化铝基片经过清洗后印刷导电涂料，制成内连接线、电阻终端焊接区、芯片粘附区、电容器的底电极和导体膜。制件经干燥后，29在750950间的温度焙

15、烧成形，挥发掉胶合剂，烧结导体材料，随后用印刷和烧成工艺制出电阻、电容、跨接、绝缘体和色封层。有源器件用低共熔焊、再流焊、低熔点凸点倒装焊或梁式引线等工艺制作，然后装在烧好的基片上，焊上引线便制成厚膜电路。厚膜电路的膜层厚度一般为740微米。用厚膜工艺制备多层布线的工艺比较方便，多层工艺相容性好，可以大大提高二次集成的组装密度。厚膜集成电路工艺厚膜集成电路工艺30此外，等离子喷涂、火焰喷涂、印贴工艺等都是新的厚膜工艺技术。与薄膜集成电路相仿，厚膜集成电路由于厚膜晶体管尚不能实用，实际上也是采用混合工艺。厚膜集成电路工艺厚膜集成电路工艺31比比 较较单片集成电路和薄膜与厚膜集成电路这三种工艺方式

16、各有特点，可以互相补充。通用电路和标准电路的数量大，可采用单片集成电路。需要量少的或是非标准电路，一般选用混合工艺方式，也就是采用标准化的单片集成电路，加上有源和无源元件的混合集成电路。32厚膜、薄膜集成电路在某些应用中是互相交叉的。厚膜工艺所用工艺设备比较简易，电路设计灵生产周期短，散热良好，所以在高压、大功率和无源元件公差要求不太苛刻的电路中使用较为广泛。另外，由于厚膜电路在工艺制造上容易实现多层布线，在超出单片集成电路能力所及的较复杂的应用方面，可将大规模集成电路芯片组装成超大规模集成电路，也可将单功能或多功能单片集成电路芯片组装成多功能的部件甚至小的整机。33单片集成电路除向更高集成度

17、发展外，也正在向着大功率、线性、高频电路和模拟电路方面发展。不过,在微波集成电微波集成电路路、较大功率集成电路方面，薄膜、厚膜混合集成电路还具有优越性。在具体的选用上，往往将各类单片集成电路和厚膜、薄膜集成工艺结合在一起，特别如精密电阻网络和阻容网络基片粘贴于由厚膜电阻和导带组装成的基片上，装成一个复杂的完整的电路。必要时甚至可配接上个别超小型元件，组成部件或整机。340 02 2 集成电路的发展历史集成电路的发展历史随着硅平面工艺技术的不断完善和发展，到1958年，诞生了第一块集成电路，也就是小规模集成电路（SSI）；到了20世纪60年代中期，出现了中规模集成电路(MSI)；20世纪70年代

18、前期又出现了大规模集成电路（LSI）；20世纪70年代后期又出现了超大规模集成电路（VLSI）；到了20世纪90年代就出现了特大规模集成电路（ULSI）。可以说集成电路的集成度几乎以每年翻一番的速度高速发展。35 集成电路的制作可以分成三个阶段：硅硅晶圆片的制作；晶圆片的制作；集成电路的制作；集成电路的制作；集成电集成电路的封装。路的封装。目前，硅晶圆片（wafer）是以8in（直径200mm）为主，集成电路的设计与制造的最小线宽约为0.250.18m。平均而言，每一个8in硅晶圆片上要制作200-300个芯片面积在2cm2左右的集成电路。集成电路的制造工艺流程十分复杂，而且不同的种类、不同的

19、功能、不同的结构的集成电路，其制造的工艺流程也不相同。人们通常以最小线宽（或称特征尺寸）、硅晶圆片的直径和动态随机存储器的容量，来评价集成电路制造工艺的发展水平。36在表0-1中列出了从1995年到2010年集成电路的发展情况和展望。年代199519982001200420072010特征尺寸/m0.350.250.180.130.100.07DRAM容量/bit64M256M1G4G16G64G微处理器尺寸/mm2250300360430520620DRAM尺寸/mm21902804206409601400逻辑电路晶体管密度（晶体管数）/个4M7M13M25M50M90M高速缓冲器（bit/

20、cm2）2M6M20M50M100M300M最大硅晶圆片直径/mm20020030030040040037 集成电路的技术发展趋势，是向较大的硅圆晶片及较小的特征尺寸方向发展。这样，可以在其体积不变的情况下，不断增强集成电路的功能，降低使用的成本。但从另一方面看，为了减小特征尺寸，在工艺及设备上的研究和制造方面所花费的成本，也越来越高。一般讲要制造一个可制造的64 MB DRAM的生产线，需要投资约10亿美元。38集成电路技术的发展促使集成电路制造设备加工技术的提高，如电子束曝光、软X射线曝光、等离子(或反应离子)刻蚀、离子注入等一系列微细加工技术和计算机辅助工程(CAE)、包括计算机辅助制造

21、(CAM)、计算机辅助测试(CAT)及计算机辅助设计(CAD)等技术也相继得到提高。同时,比如铜引线工艺、低K介质材料等新工艺也引起人们研究的兴趣。39集成电路集成电路50年变迁：芯片制造商年变迁：芯片制造商达到空前水平达到空前水平据美国连线杂志报道，1958年，美国德州仪器公司展示了全球第一块集成电路板，这标志着世界从此进入到了集成电路的时代。集成电路具有体积小、重量轻、寿命长和可靠性高等优点，同时成本也相对低廉，便于进行大规模生产。在近50年的时间里，集成电路已经广泛应用于工业、军事、通讯和遥控等各个领域。用集成电路来装配电子设备，其装配密度相比晶体管可以提高几十倍至几千倍，设备的稳定工作

22、时间也可以大大提高。40以下为集成电路50年来的简要发展和应用情况：1、第一块集成电路板、第一块集成电路板41几根零乱的电线将五个电子元件连接在一起，就形成了历史上第一个集成电路。虽然它看起来并不美观，但事实证明，其工作效能要比使用离散的部件要高得多。历史上第一个集成电路出自杰克-基尔比之手。当时，晶体管的发明弥补了电子管的不足，但工程师们很快又遇到了新的麻烦。为了制作和使用电子电路，工程师不得不亲自手工组装和连接各种分立元件，如晶体管、二极管、电容器等。很明显，这种做法是不切实际的。于是，基尔比提出了集成电路的设计方案。422、半导体设备与铅结构模型、半导体设备与铅结构模型43其实，在20世

23、纪50年代，许多工程师都想到了这种集成电路的概念。美国仙童公司联合创始人罗伯特-诺伊斯就是其中之一。在基尔比研制出第一块可使用的集成电路后，诺伊斯提出了一种“半导体设备与铅结构”模型。1960年，仙童公司制造出第一块可以实际使用的单片集成电路。诺伊斯的方案最终成为集成电路大规模生产中的实用技术。基尔比和诺伊斯都被授予“美国国家科学奖章”。他们被公认为集成电路共同发明者。443、分子电子、分子电子计算机计算机虽然集成电路优点明显，但仍然有很长时间没有在工业部门得到实际应用。相反，它却首先引起了军事及政府部门的兴趣。1961年，德州仪器为美国空军研发出第一个基于集成电路的计算机，即所谓的“分子电子

24、计算机”。美国宇航局也开始对该技术表示了极大兴趣。当时，“阿波罗导航计算机”和“星际监视探测器”都采用了集成电路技术。45464、集成电路应用于导弹制导系统1962年，德州仪器为“民兵-I”型和“民兵-II”型导弹制导系统研制22套集成电路。这不仅是集成电路第一次在导弹制导系统中使用，而且是电晶体技术在军事领域的首次运用。到1965年，美国空军已超越美国宇航局，成为世界上最大的集成电路消费者。47485、戈登、戈登-摩尔提出摩尔定律摩尔提出摩尔定律英特尔公司的联合创始人之一戈登-摩尔也在集成电路的早期发展进程中扮演着重要的角色。早在1965年，摩尔就曾对集成电路的未来作出预测。他推算，到197

25、5年每块芯片上集成的电子元件数量将达到65000个。而实际上，每过12个月芯片上集成的电子元件数量都会翻一番。这就是现在我们所了解的计算机“摩尔定律”。49506、“Busicom 141-PF”计算机计算机在20世纪60年代，计算机通常都是笨重的庞然大物。集成电路的出现改变了计算机这一形象。1969年，英特尔公司为日本计算机公司最新研发的“Busicom141-PF”计算机设计12块芯片。但英特尔公司的工程师泰德-霍夫等人却根据日本公司的需求提出了另一套设计方案。于是诞生了历史上第一个微处理器-4004。51527、英特尔4004微处理器随着历史的前进，集成电路早已让路于微处理器。英特尔公司

26、的4004微处理器虽然并不是首个商业化的微处理器，但却是第一个在公开市场上出售的计算机元件。据霍夫介绍，4004微处理器的计算能力其实并不输于世界上第一台计算机ENIAC(电子数字积分计算机)，但却比ENIAC小得多。ENIAC使用了18000个真空管，占据了整个房间。53548、“普尔萨普尔萨”数字手表数字手表继便携式计算器和数字手表之后，集成电路的下一个主要商业应用也许就是“手腕计算机”。“Microma”液晶数字表是应用“系统芯片”技术的首款产品。汉米尔顿公司推出的“普尔萨”是世界上第一只数字手表。1970年，普尔萨刚刚上市时售价为2100美元。55569、集成电路工艺突飞猛进、集成电路

27、工艺突飞猛进如今，芯片制造商(如英特尔、AMD等公司)生产的芯片上所集成的晶体管数量已达到了空前的水平，而且每个晶体管的体积变得非常微小。比如，一个针尖上可以容纳3000万个45毫微米大小的晶体管。此外，现在的处理器上单个晶体管的价格仅仅是1968年晶体管价格的百万分之一。5758集成电路发展简史集成电路发展简史1.世界集成电路的发展历史世界集成电路的发展历史1947年：贝尔实验室肖克莱等人发明了晶体管，年：贝尔实验室肖克莱等人发明了晶体管，这是微电子技术发展中第一个里程碑；这是微电子技术发展中第一个里程碑；1950年：结型晶体管诞生；年：结型晶体管诞生；1950年：年：R Ohl和肖特莱发明

28、了离子注入工艺；和肖特莱发明了离子注入工艺；1951年：场效应晶体管发明；年：场效应晶体管发明；591956年：CSFuller发明了扩散工艺；1958年：仙童公司RobertNoyce与德仪公司基尔比间隔数月分别发明了集成电路，开创了世界微电子学的历史；1960年：HHLoor和ECastellani发明了光刻工艺；1962年：美国RCA公司研制出MOS场效应晶体管；1963年：F.M.Wanlass和C.T.Sah首次提出CMOS技术，今天，95%以上的集成电路芯片都是基于CMOS工艺；601964年：Intel摩尔提出摩尔定律，预测晶体管集成度将会每18个月增加1倍；1966年：美国RC

29、A公司研制出CMOS集成电路，并研制出第一块门阵列（50门）；1967年：应用材料公司（AppliedMaterials）成立，现已成为全球最大的半导体设备制造公司；1971年：Intel推出1kb动态随机存储器（DRAM），标志着大规模集成电路出现；611971年：全球第一个微处理器4004由Intel公司推出，采用的是MOS工艺，这是一个里程碑式的发明；1974年：RCA公司推出第一个CMOS微处理器1802；1976年：16kbDRAM和4kbSRAM问世；1978年：64kb动态随机存储器诞生，不足0.5平方厘米的硅片上集成了14万个晶体管，标志着超大规模集成电路（VLSI）时代的来临

30、；1979年：Intel推出5MHz8088微处理器，之后，IBM基于8088推出全球第一台PC；621981年：256kbDRAM和64kbCMOSSRAM问世；1984年：日本宣布推出1MbDRAM和256kbSRAM；1985年：80386微处理器问世，20MHz；1988年：16MDRAM问世，1平方厘米大小的硅片上集成有3500万个晶体管，标志着进入超大规模集成电路（ULSI）阶段；1989年：1MbDRAM进入市场；1989年：486微处理器推出，25MHz，1m工艺，后来50MHz芯片采用0.8m工艺；631992年：64M位随机存储器问世；1993年：66MHz奔腾处理器推出,

31、采用0.6工艺；1995年:PentiumPro,133MHz，采用0.6-0.35工艺；1997年：300MHz奔腾问世,采用0.25工艺；1999年：奔腾问世，450MHz，采用0.25工艺，后采用0.18m工艺；2000年:1GbRAM投放市场；2000年：奔腾4问世，1.5GHz，采用0.18工艺；2001年：Intel宣布2001年下半年采用0.13工艺。2006年用到的0.1微米特征线宽642.我国集成电路的发展历史我国集成电路的发展历史我国集成电路产业诞生于六十年代，共经历了三个发展阶段：1965年-1978年：以计算机和军工配套为目标，以开发逻辑电路为主要产品，初步建立集成电路

32、工业基础及相关设备、仪器、材料的配套条件；1978年-1990年：主要引进美国二手设备，改善集成电路装备水平，在“治散治乱”的同时，以消费类整机作为配套重点，较好地解决了彩电集成电路的国产化；1990年-2000年：以908工程、909工程为重点，以CAD为突破口，抓好科技攻关和北方科研开发基地的建设，为信息产业服务，集成电路行业取得了新的发展。650.3 集成电路制造工艺实例集成电路制造工艺实例一、半导体器件工艺的特点1、高技术密集性：工艺流程长，工序多，专用设备数不胜数，整个制造过程采用大量新技术及设备，因此对操作人员的技术素质要求极高。662、超级洁净要求：半导体器件对各种杂质玷污均有极

33、高的敏感性，因此，整个工艺过程都要在净化室内进行。整个系统设备要经过净化；所用原材料，试剂必须是特纯的；气体与水必须是经过净化的高纯气体及高纯水。673、高精度的自动化操作：半导体器件的结构参数要求非常准确，加工条件要控制到微米甚至纳米级的精度，因此必须采用高精度的自动化操作，以保证器件的高可靠性。68二、工艺流程；集成电路种类繁多，其制造工艺也不完全相同，但是一些经典制造工艺还是相同的，下面举三个例子加以说明（1）硅外延平面晶体管工艺流程；（2）双极型集成电路工艺流程；（3）CMOS倒相器管芯制造流程。69031硅外平面晶体管工艺流程衬底制备外延一次氧化基区光刻磷预扩散发射区光刻硼再分布及二

34、次氧化硼预扩散三次氧化引线孔光刻蒸铝反刻铝烧结划片中测合金键合封装工艺筛选成测以3DK2晶体管为例，介绍硅外延平面晶体管的工艺流程，如图0-1所示。图0.1 硅外延平面晶体管的工艺流程图701.衬底制备：选用N+型单晶，通过切、磨、抛光获得表面光亮、平整、无伤痕、并厚度符合要求的硅片。2.外延：在衬底上生长一层N型硅单晶层，称为外延层。不同器件外延层参数要求不同对于3DK2来说，外延层电阻率为0.8-1.cm，厚度为7-10m。713.一次氧化：将硅片在高温下氧化，使其表面生成一层厚度为0.5-0.7的sio2层。以达到对杂质扩散起保护作用的目的。上述三步如图0.2（a）所示。图图 0.20.

35、2（a a）衬衬底制底制备备、外延、一次氧化、外延、一次氧化 图 0.2（a）衬底制备、外延、一次氧化sio2N型外延层N+衬底724.基区光刻：在氧化层上用光刻技术开出基区窗口，如图0.2（b）所示，利用氧化层对杂质扩散的掩蔽作用，使硼杂质通过窗口进入硅中形成P+区。图 0.2(b)一次光刻后图形735.硼预扩散（浓基区扩散）：硼扩散是形成基区，通常分为预扩散和主扩散两步进行。如图0.2（c）所示。图0.2(c)硼预扩散P+746.二次光刻：除去硅表面基区部分的氧化层，如图0.2（d）所示。图0.2(d)二次光刻后图形757硼再分布（淡基区扩散）：基区光刻窗口，在高温下硼杂质进行再分布，同时

36、进行二次氧化。如图0.2(e)所示。图0.2(e)硼再分布和二次氧化P768.发射区光刻：用光刻技术开出发射区窗口，如图0.2（f）所示，使磷杂质沿此窗口进入硅片中。图0.2（f）发射区光刻后的图形779.发射区扩散（磷扩散）及三次氧化：磷杂质沿发射区窗口内沉积磷原子，形成N+发射区。同时进行三次氧化。如图0.2（g）所示。图0.2（g）发射区扩散和三次氧化N+7810.引线孔光刻：刻出基区和发射区的电极引线接触窗口，如图0.2（h）所示图0.2（h）引线孔光刻后图形7911蒸铝：采用蒸发方法将铝蒸发到硅片表面，铝层要求光亮、细致、厚度应符合要求。12.反刻铝：将电极以外的埋层刻蚀掉，刻蚀以后

37、去除硅表面上的光刻胶13.蒸金：用真空蒸发的方法，将金蒸发到硅片背后。14.合金化：在含磷气氛中进行磷处理和合金化。15.中测：对制备的管芯进行测量，剔除不合格品。8016.划片：用划片机将硅片分成小片，每一小片有一个管芯。17.烧结：用金属银或其他合金将芯片背面烧结在管座上。18.键合：采用硅=铝丝通过超声键合等方法，使管芯各电极与管座一一相连。19.封装：将管芯密封起来。20.工艺筛选：将封装好得管子进行高温老化，功率老化，温度试验，高低温循环试验，从产品中除去不良管子。21.成测：对晶体管的各种参数进行测试，并根据规定分类，打印，然后包装入库。81032硅外平面晶体管工艺流程衬底制备埋层

38、氧化埋层光刻埋层扩散隔离扩散隔离光刻隔离氧化外延背面蒸金基区氧化基区光刻基区扩散蒸铝引线孔光刻发射区扩散发射区光刻反刻铝合金中测划片封装键合沾片图 0.3 双极型集成电路工艺流程图821.衬底制备：选用电阻率为8-13.cm，晶向为的P型硅单晶片，厚度360m。2.埋层氧化：在硅片表面生长一层氧化层，作为埋层扩散的掩蔽层。3.埋层光刻：开出埋层扩散的窗口。4.埋层扩散：从刻出的窗口扩入高浓度的N型杂质形成N+区。5.外延：去除氧化层，然后生长一层N型外延层。6.隔离氧化：在硅片表面生长一层氧化层作为隔离扩散的掩蔽膜。7.隔离光刻：开出隔离扩散窗口。8.隔离扩散：进行浓硼扩散，将外延层分为隔离。

39、839.背面蒸金：去掉氧化层进行背面蒸金。10.基区氧化：在硅片表面生长一层氧化层作为基区扩散掩蔽膜，同时进行金扩散。11.基区光刻：开出基区扩散窗口。12.基区扩散：扩入硼杂质形成晶体管的基区和电阻，并生长一定厚度的氧化层。13.发射区光刻：开出发射区扩散窗口及集电极引线窗口。14.发射区扩散：扩入硼杂质形成晶体管的发射区，并在集电极接触窗口形成N+区。15.引线孔光刻：开出各元件的电极接触窗口。16.蒸铝：采用蒸发或溅射方法，蒸上一层铝膜。17.反刻铝：刻蚀掉不需要的铝层，同时在除胶时完成铝硅合金。84033 MOS器件工艺流程器件工艺流程MOS晶体管与MOS集成电路在制作工艺上大致相同，

40、只是后者要复杂一些而已。现以铝栅MOS晶体管及铝栅CMOS集成电路为例说明。1.铝栅N型沟道MOS晶体管工艺流程工艺流程如下：衬底制备（P型硅），一次氧化，一次光刻（刻出漏、源区），扩散（磷扩散形成N+区），二次光刻（刻去沟道上的厚氧化膜），二次氧化，磷钝化（表面长磷硅玻璃钝化层），三次光刻（刻出漏、源区的接触孔），蒸铝，四次光刻（刻去多余铝层留下源、栅、漏三个电极），合金化，中间测试，划片，烧结，键合，封装。852.铝栅P阱CMOS集成电路工艺流程CMOS IC主要器件是N沟道和P沟道MOS增强管组成的CMOS倒相器。P阱是将N沟道MOS增强管制作于P阱中，而将P沟道增强管制作在硅衬底上。P阱铝栅CMOS工艺流程如下：一次氧化，P阱光刻；注入氧化，P阱硼离子注入，退火推进；P沟MOS源漏区光刻;P+硼扩散；N沟MOS源漏区光刻；N+磷扩散；PSG淀积；栅区光刻；栅氧化；引线孔光刻；蒸铝（或溅射铝）；反刻铝电极；合金；淀积氧化硅；光刻键合点；背面减薄，蒸金；检测；后道工序。