半导体器件物理MOSFET.pptx

《半导体器件物理MOSFET.pptx》由会员分享，可在线阅读，更多相关《半导体器件物理MOSFET.pptx（21页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、4.2 MOSFET 本节内本节内容容pMOSFET等效电路p频率限制因素pNMOS开关pCMOS电路2023/3/21第1页/共21页2023/3/2124.2 MOSFET 等效电路概述概述p等效电路是器件模型的一种形式，用于器件的仿真p仿真：利用电路仿真软件围绕器件建立电路的IV关系，对电路进行仿真验证，仿真是一数学求解的过程u仿真时，无真正的器件，元器件要用模型和模型参数来替代p模型：反映器件特性，可采用数学表达式、等效电路等形式u常用模型：等效电路模型u模型参数：描述等效电路中各元件值所用的参数。第2页/共21页2023/3/2134.2 MOSFET MOSFETMOSFET等效电

2、路：等效元器件等效电路：等效元器件源极串联电阻栅源交叠电容漏极串联电阻栅漏交叠电容漏-衬底pn结电容栅源电容栅漏电容跨导寄生参数寄生参数本征参数本征参数pG-S：Cgs，Cgsp，rs；pG-D：Cgd，Cgdp，rd；uCgs,Cgd:体现了栅和源、漏附近的沟道电荷间的相互作用线性区：Cgs Cgd (CoxWL)/2饱和区：Cgd 0,Cgs2(CoxWL)/3uCgsp,Cgdp:交叠电容pD-S：gm，Id gmVgsCds：漏-衬底pn结电容 （DB结势垒电容BS结势垒电容）第3页/共21页2023/3/2144.2 MOSFET 完整的小信号等效电路完整的小信号等效电路p共源共源n

3、沟沟MOSFET小信号等效电路小信号等效电路（VBS=0）总的栅源电容Cgs+Cgsp总的栅漏电容Cgd+Cgdprds：沟道电阻，沟道电导的倒数第4页/共21页4.2 MOSFET 模型参数模型参数p模型参数：描述等效电路中各元件值所用的参数。p与IDS相关的模型参数：W，L，KP(ucox)，LAMBDAp与VT相关的模型参数：VT0，GAMMA，PHIp与栅相关的三个电容参数：CGD，CGS，CGB2023/3/215第5页/共21页4.2 MOSFET 模型和模型参数特点模型和模型参数特点随着沟长的缩短，短沟窄沟效应凸现，IV公式和阈值电压公式都需修正，模型的发展级别特别多，模型也越来

4、越复杂。uu 最简单的模型：最简单的模型：LEVEL1 LEVEL1 适合长沟道器件，均匀掺杂的预分析，用作手工计算适合长沟道器件，均匀掺杂的预分析，用作手工计算uu相对复杂的模型：相对复杂的模型：LEVEL LEVEL3 3 经验模型，公式简单经验模型，公式简单,模拟效率高。包括一些短沟道效应，适合于模拟效率高。包括一些短沟道效应，适合于0.8um0.8um以下器件以下器件uu目前计算机常用仿真模型目前计算机常用仿真模型 BSIM3 BSIM3（Berkly Short-channel IGET Model LEVEL LEVEL，4747、4949）基于物理模型，而不是经验公式。基于物理模

5、型，而不是经验公式。在保持物理模型的基础上改进精度和计算效率，适用于不同的尺寸在保持物理模型的基础上改进精度和计算效率，适用于不同的尺寸范围。范围。尽可能减少器件模型参数（尽可能减少器件模型参数（BSIM2 60BSIM2 60个，个，BSIM3 33BSIM3 33个）个）2023/3/216第6页/共21页2023/3/2174.2 MOSFET MOSFETMOSFET频率限制频率限制pMOSFET可作为放大器件，工作频率能不能无限大？uMOSFET存在很多电容，包括本征电容和寄生电容u输入工作频率不同，器件电容的容抗不同u频率太高，器件输出可能无法响应输入的变化，器件的特性变差，甚至无

6、法实现放大。第7页/共21页2023/3/2184.2 MOSFET MOSFETMOSFET频率限制因素频率限制因素p限制因素2：栅电容充放电需要的时间u截止频率fT：器件电流增益为1时的频率p限制因素限制因素1：沟道载流子的沟道渡越时间沟道载流子的沟道渡越时间沟道渡越时间通常不是沟道渡越时间通常不是主要频率限制因素主要频率限制因素第8页/共21页2023/3/2194.2 MOSFET 电流电流-频率关系频率关系负载电阻输入电流输出电流u密勒效应：密勒效应：将跨越输入将跨越输入-输出端的电容等效到输入端，输出端的电容等效到输入端，C值会扩大（值会扩大（1K）倍，）倍，K为常数为常数u共源连

7、接的NMOS：输入端GS，输入电流Ii，即栅压对MOS电容的充放电电流；输出端DS，输出电流Id第9页/共21页2023/3/21104.2 MOSFET 含有密勒电容等效电路含有密勒电容等效电路p输入电流公式：p米勒电容对MOSFET输入阻抗的影响：u使输入阻抗减小第10页/共21页2023/3/21114.2 MOSFET 截止频率推导截止频率推导第11页/共21页2023/3/21124.2 MOSFET 提高频率特性途径提高频率特性途径p提高迁移率（100方向，工艺优质）p缩短Lp减小寄生电容第12页/共21页2023/3/21134.2 MOSFET 开关原理开关原理p共源连接的MO

8、S开关相当于一个反相器uVIN=VDD，NMOS导通，稳态时MOSFET处于深线性RonRL,VOUT=VDD;p反相器电路uNMOS工艺：耗尽型NMOS作为负载，直流功耗大uCMOS工艺：增强型PMOS作为负载，即CMOS反相器（均为增强性器件）第13页/共21页4.2 MOSFET CMOS导向器pCMOS（Complentary 互补CMOS）un沟MOSFET与p沟MOSFET互补u实现低功耗、全电平摆幅u数字逻辑电路的首选工艺p阱：局部衬底P阱第14页/共21页4.2 MOSFET CMOS导向器pNMOS高导通(VIN=VDD)，PMOS低导通(VIN=0)uVIN=VDD，VGS

9、N=VDDVTN，NMOS导通uVIN=0，VGSP=-VDDVTP，PMOS导通第15页/共21页4.2 MOSFET CMOSpt1t1时刻，VoutVout初=0=0。ViVi1 1到0,PMOS0,PMOS导通，V VSDSD始=VDDVDD，有I ID D对C CL L充电，随着充电的进行，V VOutOut上升，V VSDSD下降，脱离饱和区后，I ID D减小，直到V VSDSD0 0，I ID D0 0 ，V VOutOutV VOHOH=VDD=VDD，充电完成。随后，VinVin维持低，静态,I,ID D0 0。pt2t2时刻，ViVi0 0到1,nMOS1,nMOS导通，

10、V VDSDS始=VDDVDD，有I ID D，C CL L通过NMOSNMOS放电，随着放电的进行，V Voutout下降，V VDSDS下降，脱离饱和区后，I ID D减小，直到V VSDSD0 0，I ID D0 0 ，V VOutOutV VOLOL=0=0，放电完成。随后，VinVin维持高，静态,I,ID D0 0。pCMOS如何实现低功耗，全电平摆幅？nCLT：输出端对地总电容(下一级负载C、引线C、NMOS和PMOS的漏衬PN结C)第16页/共21页4.2 MOSFET CMOS反相器反相器2023/3/2117p全电平摆幅：VOH-VOL=VDD-0=VDDp静态功耗：充放电

11、完成后电路的功耗，近似为零，静态时一管导通，另一管截止，不存在直流通路p动态功耗：输入高低电平转换过程中的功耗。u对CLT充放电的功耗+N、P两管同时导通时的功耗u减小寄生电容，减小高低电平转换的时间第17页/共21页p开关时间：输出相对于输入的时间延迟，包括导通时间开关时间：输出相对于输入的时间延迟，包括导通时间t tonon和关断时间和关断时间t toffoffu载流子沟道输运时间，（本征延迟）载流子沟道输运时间，（本征延迟）u输出端对地电容的充放电时间。（负载延迟）输出端对地电容的充放电时间。（负载延迟）p提高开关速度途径（降低开关时间）：提高开关速度途径（降低开关时间）：u减小沟长减小

12、沟长L L（L5um,L5um,开关速度由负载延迟决定）开关速度由负载延迟决定）u减小对地总电容：引线电容、减小对地总电容：引线电容、NOMS PMOSNOMS PMOS的的DBDB间间PNPN结电容等寄结电容等寄生电容生电容u增加跨导，提高充放电电流。（跨导和增加跨导，提高充放电电流。（跨导和I I都正比于增益因子）都正比于增益因子）2023/3/21184.2 MOSFET 开关时间开关时间第18页/共21页2023/3/21194.2 MOSFET CMOS的工艺类型的工艺类型P阱阱n阱阱u 双阱：双阱：优化每种阱中的掺杂，可以优化每种阱中的掺杂，可以分别控制每种分别控制每种MOSFET的阈值电压和的阈值电压和跨导，改进跨导，改进CMOS电路的性能。电路的性能。u 电路电路常用工艺：常用工艺：P衬衬N阱阱P衬底接地，衬底接地，N阱电位接阱内最高电位阱电位接阱内最高电位,不同的阱可接不同的电位，不同的阱可接不同的电位，PMOS器器件设计灵活件设计灵活第19页/共21页2023/3/21XIDIAN UNIVERSITYEND 第20页/共21页感谢您的观看。第21页/共21页