河科大微机原理第2章1A.ppt

《河科大微机原理第2章1A.ppt》由会员分享，可在线阅读，更多相关《河科大微机原理第2章1A.ppt（52页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、2 80862 8086微处理器微处理器p微处理器（微处理器（Micro Processing Unit），），即微型化的中央处理器。中央处理器即微型化的中央处理器。中央处理器CPU的英文全称是的英文全称是Central Processing Unit。早期微处理器以早期微处理器以MPU表示，以区表示，以区别于大型主机的多芯片别于大型主机的多芯片CPU。但现在但现在已已经不加区分，都用经不加区分，都用CPU表示。表示。1CPU性能指标u主频主频：即微处理器时钟频率。如Pentium4 2GHzn同系列的微处理器，主频越高，速度越快。n但主频相同的微处理器，速度不一定都相同，因结构有差异u外频：

2、外频：微处理器外部总线工作频率。如Pentium4 2GHz的外频为400MHzu地址线宽度：地址线宽度：决定访存空间。如36位地址线访问236=64GB存储单元u数据线宽度：数据线宽度：决定了字长，决定微处理器与外部存储器、输入/输出部件之间一次交换的二进制数据位数。如8、16、32、64位。2u高速度缓存(CACHE)：L1/L2Write-through缓存，只对读有效write-back缓存，对读写都有效u内置协处理器：加快数值运算u超标量结构：一个时钟周期内执行一条以上的指令。低标量结构：一条指令至少需要一个以上的时钟周期u工作电压：微处理器正常工作所需要的电压，早期为5V，后来有3

3、.3V,2.8V,1.5V等。u制造工艺：晶体管之间的最小线距，0.35m,0.25m,0.18m,0.13m,45nm,32nm等38086/8088微处理器8086：Intel系列的系列的16位微处理器，位微处理器，16条数据线、条数据线、20条地址线，可寻址地址范围条地址线，可寻址地址范围220=1MB，8086工作时，工作时，只要一个只要一个 5V 电源和一个时钟，时钟频率为电源和一个时钟，时钟频率为5MHz。8088：内部与内部与8086兼容，也是一个兼容，也是一个16位微处理器，位微处理器，只是外部数据总线为只是外部数据总线为8位，所以称为准位，所以称为准16位微处理器。位微处理器

4、。它具有包括乘法和除法的它具有包括乘法和除法的16位运算指令，所以能处位运算指令，所以能处理理16位数据，还能处理位数据，还能处理8位数据。位数据。8088有有20根地址根地址线，所以可寻址的地址空间达线，所以可寻址的地址空间达220即即1M字节。字节。42.1 8086CPU的内部结构的内部结构1.8086CPU的组成的组成CPUEUBIU16位通用寄存器组位通用寄存器组（AX、BX、CX、DX、SP、BP、SI、DI）算术逻辑单元算术逻辑单元ALUEU控制器控制器标志寄存器标志寄存器FLAG段寄存器组段寄存器组（CS、DS、SS、ES）指令指针指令指针IP地址加法器地址加法器指令队列指令队

5、列总线接口控制逻辑总线接口控制逻辑EUEU负责指令的执行，负责指令的执行，从从BIUBIU的指的指令队列中取指令和数据，不直接令队列中取指令和数据，不直接与外部总线相连与外部总线相连BIUBIU根据根据EUEU的请求，完成的请求，完成CPUCPU与存与存贮器或贮器或I/OI/O设备之间的数据传送设备之间的数据传送58086的内部结构1234内部暂存器内部暂存器IPESSSDSCS输入输入/输出输出控制电路控制电路外外部部总总线线执行部分执行部分控制电路控制电路ALU标志寄存器标志寄存器AHALBHBLCHCLDHDLSPBPSIDI通用通用寄存器寄存器地址地址加法加法器器指令队列指令队列执行部

6、件执行部件（EU)总线接口部件总线接口部件（BIU)16位位20位位8位位8位位返回返回6取指取指执指执指BIU动作动作EU动作动作7一一一一 、执行部件、执行部件、执行部件、执行部件EUEU（功能为负责指令的执行）（功能为负责指令的执行）（功能为负责指令的执行）（功能为负责指令的执行）作用：作用：1）从指令队列中取出指令。）从指令队列中取出指令。2）对指令进行译码，发出相应的控制信号。）对指令进行译码，发出相应的控制信号。3）接收由总线接口送来的数据或发送数据至接口。）接收由总线接口送来的数据或发送数据至接口。4）进行算术逻辑运算。）进行算术逻辑运算。8执行部件的组成执行部件的组成（1）四个

7、数据寄存器）四个数据寄存器AX、BX、CX、DX。四个数据寄存器都是四个数据寄存器都是16位或作两个位或作两个8位来使用。位来使用。AX：累加器。可分成两个八位寄存器累加器。可分成两个八位寄存器AH、AL使用。使用。BX：基基址址寄寄存存器器。可可分分成成两两个个八八位位寄寄存存器器BH、BL使用。使用。CX：为为计计数数器器。可可分分成成两两个个八八位位寄寄存存器器CH、CL使用。使用。DX：数据寄存器数据寄存器。可分成两个八位寄存。可分成两个八位寄存器器DH、DL使用。使用。9（2）地址指针寄存器和变址寄存器）地址指针寄存器和变址寄存器 SP、BP、SI、DI，都都是是16位位寄寄存存器器

8、，可可存存放放数数据据，常常用用来来存存放放逻逻辑辑地地址址的的偏偏移移量量，是形成是形成20位物理地址的其中一部分。位物理地址的其中一部分。SP：堆栈指针堆栈指针，是栈顶的偏移量。，是栈顶的偏移量。BP：基址指针基址指针，存放堆栈数据区基址的偏移地址。，存放堆栈数据区基址的偏移地址。SI：源变址寄存器源变址寄存器，存放源操作数地址的偏移量。，存放源操作数地址的偏移量。DI：目的变址寄存器目的变址寄存器，存放目的操作数地址的偏移量，存放目的操作数地址的偏移量10AXBXCXDX目的变址指针(Destination Index)DI源变址指针(Source Index)SI基址指针(Base P

9、ointer)BP堆栈指针(Stack Pointer)SP数据寄存器(Data)DLDHDX计数寄存器(Count)CLCHCX基址寄存器(Base)BLBHBX累加器(Accumulator)ALAHAX数据寄存器数据寄存器 可分为两个可分为两个8 8位，主要用位，主要用于数据操作于数据操作地址指针地址指针主要用于主要用于地址操作地址操作1616位位位位8 88 811一般，通用寄存器可以用于任何指令的任意操作，可以相互替换16位的数据寄存器可分解为2个8位使用，是同一个物理介质地址寄存器不能分解为8位使用有些操作规定只能使用某个寄存器，即寄存器的特殊用法12通用寄存器的特殊用法(默认用法

10、)寄存器特 殊 用 法AX，AL乘法乘法/除法指令，作累加器；除法指令，作累加器；I/O操作时，作数据寄存器操作时，作数据寄存器AH在在LAHF指令中用作目的寄存器指令中用作目的寄存器(AH)标志标志)AL在在BCD码及码及ASCII码运算指令中作为累加器；码运算指令中作为累加器；在在XLAT指令中作为累加器（指令中作为累加器（AL）(AL)（BX）)BX在间接寻址中作为基址寄存器和变址寄存器在间接寻址中作为基址寄存器和变址寄存器CX在循环程序中，作循环次数计数器在循环程序中，作循环次数计数器CL在移位和循环移位指令中，作为移位位数和循环移位次数的在移位和循环移位指令中，作为移位位数和循环移位

11、次数的计数寄存器（指令执行后，（计数寄存器（指令执行后，（CL）不变）不变）DXI/O指令间接寻址时，作为地址寄存器；在乘法指令中作为指令间接寻址时，作为地址寄存器；在乘法指令中作为辅助累加器（当乘积或被除数为辅助累加器（当乘积或被除数为32位时，存放高位时，存放高16位数）位数）BP在间接寻址中，作为基址寄存器在间接寻址中，作为基址寄存器SP在堆栈操作中，作为堆栈指针在堆栈操作中，作为堆栈指针SI间接寻址时，作为地址寄存器或变址寄存器；在串操作指令间接寻址时，作为地址寄存器或变址寄存器；在串操作指令中作为源变址寄存器中作为源变址寄存器DI在间接寻址时，作为地址寄存器或变址寄存器；在串操作指在

12、间接寻址时，作为地址寄存器或变址寄存器；在串操作指令中作为目的变址寄存器令中作为目的变址寄存器13（3）算术逻辑单元）算术逻辑单元ALU 完成完成8位或者位或者16位二进制算术和逻辑运算，计算偏位二进制算术和逻辑运算，计算偏移量。移量。（4）数据暂存寄存器）数据暂存寄存器协助协助ALU完成运算，暂存参加运算的数据。完成运算，暂存参加运算的数据。（5）执行部件的控制电路）执行部件的控制电路从总线接口的指令队列取出指令操作码，通过译从总线接口的指令队列取出指令操作码，通过译码电路分析，发出相应的控制命令，控制码电路分析，发出相应的控制命令，控制ALU数数据流向。据流向。14（6）标志寄存器）标志寄

13、存器D15OFDFIFTFSFZFAFPFCF进进借借位位标标志志奇奇偶偶标标志志半半进进借借位位标标志志零零标标志志符符号号标标志志单单步步中中断断中中断断允允许许方方向向标标志志溢溢出出标标志志1-有进、借位有进、借位0-无进、借位无进、借位1-低低8位有偶数个位有偶数个10-低低8位有奇数个位有奇数个11-低低4位向高位向高4位有进、借位位有进、借位0-低低4位向高位向高4位无进、借位位无进、借位1-结果为结果为00-结果不为结果不为016位寄存位寄存器，其中有器，其中有7位未用。位未用。唯一能唯一能按位操作按位操作的寄存器的寄存器D0uu状态标志状态标志状态标志状态标志uu控制标志控制

14、标志控制标志控制标志15二、总线接口部件（BIU）pBIU负责与 M、I/O 端口传送数据、地址。n访问存储器时，需要生成20位位的物理地址；n要不断从内存中取指令并送到指令队列；nCPU执行指令时，要配合执行部件从指定的内存单元或者外设端口中取数据，并将数据传送给执行部件；或把执行部件的操作结果传送给指定的M或I/O口16总线接口部件的组成：总线接口部件的组成：（1）四个段地址寄存器）四个段地址寄存器 CS，16位位代码段寄存器代码段寄存器；DS，16位位数据段寄存器数据段寄存器；ES，16位位附加段寄存器附加段寄存器；SS，16位位堆栈段寄存器堆栈段寄存器。17p4个16位段寄存器CS、D

15、S、SS、ES用来识别当前可寻址的四个段，每个段的功能各不相同nCS：Code Segment Register代码段寄存器代码段寄存器，指示当前执指示当前执行程序所在存储器的区域行程序所在存储器的区域nDS：Data Segment Register数据段寄存器数据段寄存器，指示当前程指示当前程序所用数据的存储器区域序所用数据的存储器区域。nSS：Stack Segment Register堆栈段寄存器堆栈段寄存器，指示当前程指示当前程序所用之堆栈位于的存储器区域序所用之堆栈位于的存储器区域nES：Extra Segment Register附加段寄存器附加段寄存器，指示当前程指示当前程序所

16、用数据的另外存储器区域，在字符串操作中常用到序所用数据的另外存储器区域，在字符串操作中常用到18注意：注意：DSDS、SSSS和和ESES寄存器的内容可由程序寄存器的内容可由程序设置，而设置，而CSCS寄存器的内容不能用程序设置寄存器的内容不能用程序设置19（2）指令指针寄存器IP IPInstruction Pointer指令指针寄存器指令指针寄存器用来存储代码段中指令的用来存储代码段中指令的偏移地址偏移地址;程序运行过程中程序运行过程中IP始终指向始终指向下一次下一次要取出要取出的指令偏移地址的指令偏移地址通常不能被直接访问，也不能直接赋值，通常不能被直接访问，也不能直接赋值，指令中不会出

17、现指令中不会出现IP。20(3)指令队列缓冲器8088为为4字节，字节，8086为为6字节。为字节。为FIFO(先进先先进先出出)结构结构指令队列至少保持有一条指令，且只要有一条指令指令队列至少保持有一条指令，且只要有一条指令，EU就开始执行；就开始执行；指令队列只要有空指令队列只要有空，BIU自动执行取指操作，直到自动执行取指操作，直到填满为止；填满为止；若若EU要进行要进行M/IO存取数据存取数据，BIU在执行完现行取在执行完现行取指操作周期后进行。指操作周期后进行。当执行转移指令时，当执行转移指令时，EU要求要求BIU从新的地址中重从新的地址中重新取指。队列中原有指令被清除。新取得的第一

18、条新取指。队列中原有指令被清除。新取得的第一条指令直接送指令直接送EU执行，随后取得的指令填入队列执行，随后取得的指令填入队列21(4)20位地址加法器CS左移4位20位+地址加法器CS16位物理地址20位IPIP或偏移地址22EU与BIU的协同工作在一条指令的执行过程中可以取出下一条（或多条）在一条指令的执行过程中可以取出下一条（或多条）指令，指令在指令队列中排队；指令，指令在指令队列中排队；在一条指令执行完成后，就可以立即执行下一条指在一条指令执行完成后，就可以立即执行下一条指令，减少令，减少CPUCPU为取指令而等待的时间，提高为取指令而等待的时间，提高CPUCPU的利的利用率和整个运行

19、速度。用率和整个运行速度。238086/8088的寄存器结构数据寄存器数据寄存器地址指针及地址指针及变址寄存器变址寄存器控制寄存器组控制寄存器组段寄存器组段寄存器组AXAHAL累加器累加器BXBHBL基址寄存器基址寄存器CXCHCL计数寄存器计数寄存器DXDHDL数据寄存器数据寄存器通用寄存器组通用寄存器组SP堆栈指针堆栈指针BP基址指针基址指针SI源变址指针源变址指针DI目的变址指针目的变址指针IP指令指针指令指针FLAG标志寄存器标志寄存器CS代码段寄存器代码段寄存器DS数据段寄存器数据段寄存器SS堆栈段寄存器堆栈段寄存器ES附加段寄存器附加段寄存器 15870242.2 8086/88的

20、引脚与功能的引脚与功能2.2.1 8086/8088CPU外形及引脚外形及引脚2512345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD*HLDA*WR*M/IO*DT/R*DEN*ALE*INTA*TESTREADYRESET808626/BHEAD0总线使用情况0016位数据总线

21、上进行字传送01高8位数总上字节传送10低8位数总上字节传送11无效1、AD15AD0：地址：地址/数据复用引脚，双向工作数据复用引脚，双向工作2、A19/S6A16/S3：分时复用的地址：分时复用的地址/状态线，输出状态线，输出3、/BHE/S7：总线高字节有效信号，三态输出，低电平有效：总线高字节有效信号，三态输出，低电平有效S4 S3段寄存器0 0ES0 1SS1 0CS1 1DS274、NMI：不可屏蔽中断请求信号，输入，上升沿触发：不可屏蔽中断请求信号，输入，上升沿触发5、INTR：可屏蔽中断请求信号，输入，高电平有效：可屏蔽中断请求信号，输入，高电平有效6、/RD：读信号，三态输出

22、，低电平有效：读信号，三态输出，低电平有效7、CLK：主时钟引脚，输入：主时钟引脚，输入8、RESET：复位信号，输入，高电平有效：复位信号，输入，高电平有效9、READY：准备就绪信号，输入，高电平有效：准备就绪信号，输入，高电平有效10、/TEST：测试信号，输入，低电平有效：测试信号，输入，低电平有效11、MN/MX：工作模式选择信号，输入：工作模式选择信号，输入12、GND/VCC：电源地和电源电源地和电源2813、/INTA：中断响应信号，输出，低电平有效：中断响应信号，输出，低电平有效14、ALE：地址锁存允许信号，输出，高电平有效：地址锁存允许信号，输出，高电平有效15、/DEN

23、：数据允许信号，三态输出，低电平有效：数据允许信号，三态输出，低电平有效16、DT/R：数据发送：数据发送/接收控制信号，三态输出接收控制信号，三态输出17、M/IO：存储器：存储器/IO端口访问信号，三态输出端口访问信号，三态输出18、WR：写信号，三态输出，低电平有效：写信号，三态输出，低电平有效19、HOLD：总线请求信号，输入，高电平有效：总线请求信号，输入，高电平有效20、HLDA：总线请求响应信号，输出，高电平有效：总线请求响应信号，输出，高电平有效292.2.2总线接口器件总线接口器件1地址锁存器地址锁存器功功能能：将将CPU中中的的地地址址/数数据据复复用用引引脚脚区区分分出出

24、独独立立的的地地址址总总线线。与与8086/8088配配套套的的地地址址锁锁存器是存器是8282芯片芯片，是一个是一个8位的数据锁存器。位的数据锁存器。308282312双向三态门驱动器双向三态门驱动器数据总线采用双向三态驱动器，在数据总线采用双向三态驱动器，在8086/88系统中系统中常常用用8286芯片，芯片，其中其中OE是输出允许控制，是输出允许控制，T是三态门是三态门传送方向控制。传送方向控制。当当OE=0、T=0时，数据由时，数据由B向向A传送；传送；当当OE=0，T=1时，数据由时，数据由A向向B传送。传送。32332.2.3总线周期总线周期（1）时时钟钟周周期期：CPU工工作作主

25、主频频的的时时钟钟周周期期：T=1/f（f为为主主频）频）（2）总总线线周周期期：CPU通通过过总总线线对对存存储储器器或或I/O端端口口进进行行一一次次访访问问（读读/写写操操作作）所所需需的的时时间间称称为为一一个个总总线线周周期期；一一个个总总线线周周期期至至少少包包括括4个个时时钟钟周周期期，即即T1、T2、T3、T4。（3）指令周期指令周期：指计算机完成一条指令的执行所需要的指计算机完成一条指令的执行所需要的时间，它包含一个或多个总线周期。时间，它包含一个或多个总线周期。（4）等待周期）等待周期：当当CPU与慢速外设进行数据交换，如果与慢速外设进行数据交换，如果要延长总线周期时需要插

26、入状态要延长总线周期时需要插入状态Tw。（5）空闲周期）空闲周期Ti：在两个总线周期之间，如果CPU的某些操作还没有执行完毕时，需要插入空闲时钟周期Ti。34CLK信号构成的各种周期示意图352.3 8086/8088的存储器结构的存储器结构2.3.1 2.3.1 系统存储器组成系统存储器组成地地 址址 线线 20根根，直直 接接 寻寻 址址 空空 间间 为为 220=1M字字 节，用节，用00000HFFFFFH表示表示1.8086系统中存储器的组织系统中存储器的组织偶体：偶体：存储体中的单元都是偶地址；存储体中的单元都是偶地址；奇体：奇体：存储体中的单元都是奇地址。存储体中的单元都是奇地址

27、。两个存储体之间采用字节两个存储体之间采用字节交叉编址交叉编址方式方式368086奇偶存储器和总线连接a）存储器地址空间分配存储器地址空间分配D7D0D15D8A0A19A1DBABb）存储体与总线的连接存储体与总线的连接地址地址内容内容内容内容地址地址00000H00001H00002H00003HFFFFEH偶地址偶地址存储体存储体512K*8bitA00奇地址存奇地址存储体储体512K*8bitBHE0FFFFFHBHED7D0奇地址存储体奇地址存储体SELA19A1D7D0偶地址存储体偶地址存储体SELA19A137存储单元的访问A1-A19D15D8D7D0SELA0-A18高位（奇

28、）高位（奇）库库512KSELA0-A18低位（偶）低位（偶）库库512KA0BHEA0读/写的字节00高低两个字节01奇数地址的高位字节10偶数地址的低位字节11不传送D0-D7D0-D73800000H00001H01001H01002H1234H5678H34H12H78H56H.高字节数 高地址 低字节数 低地址数据的存储数据的存储数据的存储数据的存储对准字未对准字392.8086读读/写操作过程写操作过程（1）从从偶地址偶地址读读/写写1个字节个字节偶偶地地址址（A0=0），控控制制电电路路自自动动使使BHE=1，选选中中偶偶地地址址存存储储体体。由由地地址址A19A1指指定定具具体

29、体单单元元，CPU发发出出读读/写写信信号号，通通过过数数据据总总线线的的低低8位位对对该该单元进行单元进行1个字节的读个字节的读/写操作。写操作。（2）从从奇地址奇地址读读/写写1个字节个字节奇奇地地址址（A0=1），控控制制电电路路自自动动使使BHE=0，奇奇地地址存储体被选中址存储体被选中。40（3）从从偶地址偶地址开始读开始读/写写1个字个字访访问问的的两两个个字字节节单单元元的的地地址址A19A1共共19位位均均相相同同，系系统统自自动动发发出出BHE=0的的信信号号，使使奇奇偶偶两两存存储储体体同同时时被被选选中中。CPU发发出出读读/写写信信号号后后，两两个个存存储储单单元元同时

30、通过低同时通过低8位和高位和高8位数据线完成读位数据线完成读/写操作。写操作。(4)从从奇地址奇地址开始读开始读/写写1个字个字两个字节单元不能同时选中。两个字节单元不能同时选中。首首先先自自动动发发出出BHE=0信信号号，选选中中奇奇地地址址存存储储体体，通通过过D15D8完成低字节的操作。完成低字节的操作。紧紧接接着着，系系统统自自动动令令A0=0，BHE=1，选选中中偶偶地地址址存存储体，通过储体，通过D7D0完成高字节的操作。完成高字节的操作。412.3.2 存储器的分段存储器的分段一、存储器地址分段一、存储器地址分段为什么要对存储器进行分段管理呢？为什么要对存储器进行分段管理呢？80

31、86/8088地址总线是地址总线是20位的，位的，CPU中的寄存中的寄存器是器是16位的，位的，20位地址无法用位地址无法用16位寄存器表示。位寄存器表示。可以采用可以采用基址加偏移地址基址加偏移地址实现，那么可用实现，那么可用16位的寄存器分别存储基址值和偏移地址值。所以，位的寄存器分别存储基址值和偏移地址值。所以，要分段管理。要分段管理。42程序员在编制程序时把存储器划分成若干个逻辑段。程序员在编制程序时把存储器划分成若干个逻辑段。逻辑段彼此独立，但可相连，可重叠，在逻辑段彼此独立，但可相连，可重叠，在1MB存储空存储空间浮动，仅需改变段寄存器内容。间浮动，仅需改变段寄存器内容。逻辑段内地

32、址逻辑段内地址16位位,每个段的大小最大可达每个段的大小最大可达64KB；实际可以根据需要来确定段大小，每个段最大为实际可以根据需要来确定段大小，每个段最大为64KB，最小为，最小为16B对段的起始地址有限制，即段不能从任意地址开始，对段的起始地址有限制，即段不能从任意地址开始，各段起始地址能被各段起始地址能被 16 整除。整除。（低（低 4 位为位为 0）43段基址：段基址：段的首地址的高段的首地址的高16位。段首地址的低位。段首地址的低4位二进制码总是位二进制码总是0000，高，高16位可变。位可变。偏移地址偏移地址:指在段内某内存单元物理地址相对段起始地址的偏移值，也称有效地址EA。根据

33、信息种类，将段分为代码段、数据段、堆代码段、数据段、堆栈段和附加段栈段和附加段。当前段的段基址放在相应的段寄存器中，即CS、DS、SS、ES。偏移地址可存放在IP、SP、16位通用寄存器或指令指定位通用寄存器或指令指定。440123H6C10H8000HBF1CHCSSSDSES段段寄存器寄存器64K代码段64K堆栈段64K数据段64K附加段00000H01230H6C100H80000HBF1C0H（a）存储器分段实例1每段独占64K0200H0400H0480HCSDSSSES段寄存器段寄存器8K程序2K数据256B堆栈00000H02000H04000H04800H（b）存储器分段实例2

34、各段允许重叠FFFFFH45二、逻辑地址和物理地址物理地址：存储器的绝对地址（存储器的绝对地址（20位的实际地址），位的实际地址），范围从范围从00000HFFFFFH,是由是由CPU访问存储器时由访问存储器时由地址总线发出的地址。地址总线发出的地址。在在1M1M字节存储器里，每个存储单元都有一个唯一字节存储器里，每个存储单元都有一个唯一的的2020位地址作为该存储单元的物理地址。位地址作为该存储单元的物理地址。逻辑地址：由段基址和段内偏移地址组成的地址，段由段基址和段内偏移地址组成的地址，段基址和段内偏移地址都是基址和段内偏移地址都是16位的无符号二进制数，在位的无符号二进制数，在程序设计时

35、使用。程序设计时使用。不同的逻辑地址可能是同一个物理不同的逻辑地址可能是同一个物理地址。地址。逻辑地址：段基址（段寄存器的内容）16位 偏移地址（字节距离）16位46三、物理地址的形成CPU访问存储器时，必须先确定所要访问的存储单元的物理地址才能取出（或存入）该单元中的内容。20位物理地址形成：物理地址由逻辑地址变换得来的。即把段基址左移4位再加上偏移地址值形成物理地址，写成：物理地址=16段基址+偏移地址 每个存储单元只有唯一的物理地址。但可由不每个存储单元只有唯一的物理地址。但可由不同的段地址和不同的偏移地址表示同的段地址和不同的偏移地址表示。47段段基基址址16位位偏偏移移地地址址16位

36、位实实际际地地址址20位位0 0 0 0+8086/8088CPU物理地址的形成0 015150 0191919190 048例：段基址：偏移地址为例：段基址：偏移地址为1200H：0345H其物理地址为：其物理地址为：12345H段基址：偏移地址为段基址：偏移地址为1110H：1245H其物理地址：其物理地址：12345H。49操作类型正常使用（隐含）段基址可替换段地址偏移地址物理地址计算取指令CS无IP(CS)16d+(IP)堆栈操作SS无SP(SS)16d+(SP)BP间址SSCS,DS,ES有效地址EA(SS)16d+EA存取变量DSCS,ES,SS有效地址EA(DS)16d+EA源字符串DSCS,ES,SSSI(DS)16d+(SI)目标字符串ES无DI(ES)16d+(DI)四、信息分段存储与段寄存器四、信息分段存储与段寄存器50CS:1000,IP:0100,DS:1492,MOV AX,64H;ADD AX,100H;MOV 2000,AX8088的指令执行过程5152