电路与电子技术仿真与实践 实验3.7 时序逻辑电路设计.ppt

《电路与电子技术仿真与实践 实验3.7 时序逻辑电路设计.ppt》由会员分享，可在线阅读，更多相关《电路与电子技术仿真与实践 实验3.7 时序逻辑电路设计.ppt（14页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、实验实验3.7 时序逻辑电路设计时序逻辑电路设计 数字电子技术实验数字电子技术实验一、实验目的一、实验目的 1.掌握时序逻辑电路的设计方法。试用JK触发器74LS7674LS76与逻辑门电路实现一个模8 8的计数器，要求（1 1）当控制端K=“1 1”时，实现模8 8加法计数器；（2 2）当控制端K=“0 0”时，实现模8 8减法计数器。二、实验任务二、实验任务 2.掌握利用集成触发器与逻辑门电路设计时序逻辑电路的基本方法。1.1.计算机及仿真软件Multisim10Multisim10。三、实验设备三、实验设备四、实验原理及步骤四、实验原理及步骤2.2.74LS7674LS76数字集成芯片、

2、逻辑门、译码显示器。异步置异步置“0 0 0 0”端：端：“0”,=“1”；Qn+1=“0”,异步置异步置“1 1 1 1”端：端：“0”,=“0”；所以：用来初始化的，使得Qn置“0”或置“1”；初始化结束后，在正常工作时，将 决不允许 =“0 0”=“1 1”=低电平有效“1 1 1 1”时,“1 1 1 1”时,Qn+1=“1”,CPJKQn+1特点00Qn保持010置“0”101置“1”11Qn计数=“1 1”时=CP 在时序电路中任一时刻的稳态输出，不仅取决于当时的输入当时的输入，还取决于电路原先原先的状态。时序逻辑电路1 1的特点：触发器与逻辑门实现时序逻辑电路的设计方法：1 1.

3、写出由控制端K控制实现模8加、减计数器的状态状态转换图转换图。0000000000010100111111101011000011111111举例：2 2.根据状态转换图确定触发器个数个数，并得出电路次态及输出卡诺图。由于计数长度为8 8，而82823 3,所以共需3 3个触发器由状态图可得触发器次态及输出卡诺图111 000 010 001011 100 110 101101 110 000 111001 010 100 011 0 0 0 1 1 1 1 000110110KQ2nQ1nQ0n3 3.分解为单变量卡诺图单变量卡诺图，得到状态方程。1001100110011001 0 0 0

4、 1 1 1 1 000110110KQ2nQ1nQ0n1010101001010101 0 0 0 1 1 1 1 000110110KQ2nQ1nQ0n1000011111010010 0 0 0 1 1 1 1 000110110KQ2nQ1nQ0n 4.4.将触发器特性方程与所求状态方程对比，得到驱动方程。J0=K0=“1”对于JK触发器 CP 得到驱动方程为 5.5.画出电路图（略）五、实验报告要求五、实验报告要求 2.完成字型的正确变化过程的表格记录(CP接1Hz1Hz1Hz1Hz脉冲)。1.根据上述原理自行设计通过译码显示器显示、实现模8 8加、减计数器的逻辑电路图，并根据设计程序，写出设计过程。4.根据测试数据，得出结论。完成思考题。3.用仿真软件仿真时可使用仪器库中的逻辑分析仪记录输入CP与 的波形(CP接1kHz1kHz1kHz1kHz脉冲)。六、注意事项六、注意事项用仿真分析软件仿真时，可选择译码器与显示器已联好的四个引出脚的显示器，注意左边D是高位，右边A是低位。注意在正常工作时，须使 ，即接高电平,决不允许悬空。=“1 1”=