第12章 触发器与时序逻辑电路.ppt

《第12章 触发器与时序逻辑电路.ppt》由会员分享，可在线阅读，更多相关《第12章 触发器与时序逻辑电路.ppt（60页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第1212章章 触发器与时序逻辑电路触发器与时序逻辑电路 12.1 12.1 双稳态触发器双稳态触发器12.2 12.2 时序逻辑电路分析时序逻辑电路分析 12.4 12.4 计数器计数器12.3 12.3 寄存器寄存器主页面主页面【知识要求知识要求】了解时序逻辑电路的特点；了解时序逻辑电路的特点；掌握触发器的电路结构与工作原理；掌握触发器的电路结构与工作原理；学会时序逻辑电路的基本分析方法。学会时序逻辑电路的基本分析方法。具备数字集成块的识别与简单应用能力；具备数字集成块的识别与简单应用能力；具有常用测量仪表的使用能力；具有常用测量仪表的使用能力；具备线路板元件插装和焊接能力。具备线路板元

2、件插装和焊接能力。【能力要求能力要求】根据触发器根据触发器电路结构电路结构特点特点根据触发器根据触发器逻辑功能逻辑功能不同不同时序逻辑电路时序逻辑电路分同步和异步时序逻辑电路分同步和异步时序逻辑电路基本基本RSRS触发器触发器同步同步RSRS触发器触发器主从触发器主从触发器维持阻塞触发器维持阻塞触发器CMOSCMOS边沿触发器边沿触发器RSRS触发器触发器JKJK触发器触发器T T触发器触发器D D触发器触发器12.1 12.1 双稳态触发器双稳态触发器12.1.1基本基本RS触发器的电路结构和动作特点触发器的电路结构和动作特点电路结构电路结构 输入端输入端输出端输出端1 1态与态与0 0态态

3、称为称为1 1态态称为称为0 0态态现态与次态现态与次态SRQQ110逻辑功能逻辑功能复位端复位端触发器原态为触发器原态为1 1触发器次态为触发器次态为0 0触发器原态为触发器原态为0 010100SRQQ01011010001触发器原态为触发器原态为1 1触发器次态为触发器次态为1 1触发器原态为触发器原态为0 010101SRQQ01101101置位端置位端011触发器原态为触发器原态为1 1触发器次态为触发器次态为1 1触发器原态为触发器原态为0 010101SRQQ01011011触发器次态为触发器次态为0 0这种状态是触发器工这种状态是触发器工作的非正常状态，是作的非正常状态，是不允

4、许出现的。不允许出现的。SRQQ00次态都为次态都为111RSRS触发器的特性表触发器的特性表不可用不可用置置0 0（复位）（复位）置置1 1（置位）（置位）记忆记忆1*1*001101000001010011100101110111功功 能能Qn+1Qn低电平有效低电平有效低电平有效低电平有效逻辑符号逻辑符号QQSR工作波形工作波形 QQ不定不定不定不定RS置置0保持保持保持保持 置置1置置0置置1不定不定或非门组成的基本或非门组成的基本RSRS触发器触发器高电平有效高电平有效置置1端端(置位端置位端)置置0端端(复位端复位端)QQSR11SRQQ或非门组成的基本或非门组成的基本RSRS触发

5、器的特性表触发器的特性表 0111001*1*000001010011100101110111Qn+1R S Qn记忆记忆置置1置置0不可用不可用12.1.2主从主从RS触发器及主从触发器及主从JK触发器触发器1.1.主从主从RSRS触发器触发器SRQQCPQQ1G1G2G3G4G5G7G6G8G9主、从触发器主、从触发器CP脉脉冲相反冲相反从触发器从触发器主触发器主触发器SRQQCPQQ1G1G2G3G4G5G7G6G8G9当当CP=1时时CP=0主触发器工作主触发器工作从触发器被封锁从触发器被封锁RS确定主触发器状态确定主触发器状态从触发器保持状态不变从触发器保持状态不变10SRQQCPQ

6、QG11G1G2G3G4G5G7G6G8G9当当CP从从1变到变到0主触发器被封锁主触发器被封锁状态不变状态不变从触发器接收主触发器从触发器接收主触发器输出端状态，输出端状态，从触发器的状态变化从触发器的状态变化特性表特性表 010111001*1*0 1000001010011100101110111Qn+1R S QnCP表示延迟表示延迟脉冲下降脉冲下降沿到来状沿到来状态变化态变化记忆（保持）记忆（保持）符号符号 QSR QCPC1特征方程特征方程 约束条件约束条件 状态转换图状态转换图01R=0S=R=0S=1R=1S=0R=S=0波形图波形图 RQCPS12345671.主从主从RS触

7、发器触发器主、从触发器主、从触发器CP脉脉冲相反冲相反从触发器从触发器主触发器主触发器JKQQCPQQ1G1G2G3G4G5G7G6G8G9特性表特性表 0101001110 0 1000001010011100101110111Qn+1 J K QnCP脉冲下降沿到脉冲下降沿到来状态变化来状态变化保持保持符号符号 记忆（保持）记忆（保持）置置0置置1翻转翻转 QJK QCPC1特征方程特征方程状态转换图状态转换图01J=K=0J=1K=J=K=1J=0K=波形图波形图 QCPKJ123456712.1.3D触发器触发器主触发器主触发器从触发器从触发器DTG1CPCPTG2CPCP1G11G2

8、DTG1CPCPTG2CPCP1G31G4QQ特性表特性表 Qn0101Qn+1DCP脉冲上升沿到脉冲上升沿到来状态变化来状态变化符号符号 QD QCPC1特征方程特征方程状态转换图状态转换图 01D=1D=1D=0D=0波形图波形图 QCPD123456712.2 12.2 时序逻辑电路分析时序逻辑电路分析12.2.1时序电路的基本分析方法时序电路的基本分析方法写方程写方程求状态方程求状态方程进行计算进行计算画状态图、列状态表、画时序图画状态图、列状态表、画时序图 功能说明功能说明 12.2.2时序逻辑电路分析举例时序逻辑电路分析举例 1.写出方程写出方程时钟方程：各触发器的触发时钟是相同的

9、时钟方程：各触发器的触发时钟是相同的输出方程：输出方程：分析时序逻辑电路。分析时序逻辑电路。FF1FF2JKJKJK&CPYC1C1C1FF0 QQQQQQ2.求状态方程求状态方程将驱动方程代入将驱动方程代入JKJK触发器特征方程触发器特征方程 得触发器状态方程得触发器状态方程 驱动方程驱动方程3.进行计算，列状态表进行计算，列状态表现态现态次次态态输输出出Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1Y000001100101110101011011111110000001010101110100111111014.画状态图和时序图画状态图和时序图/1000001011111110100/

10、1/1/1/1/0101010/1/1有效状态与有有效状态与有效循环效循环无效状态与无无效状态与无效循环效循环能自启动能自启动：在时序逻辑电路中，虽然存在无效：在时序逻辑电路中，虽然存在无效状态，但他们没有形成循环，这样的时序电路状态，但他们没有形成循环，这样的时序电路叫能自启动的时序电路。叫能自启动的时序电路。不能自启动不能自启动：若有无效状态存在，它们之间又：若有无效状态存在，它们之间又形成了循环，这样的时序电路被称之为不能自形成了循环，这样的时序电路被称之为不能自启动的时序电路。本例电路就不能自启动。启动的时序电路。本例电路就不能自启动。YQ0Q1Q2分析时序逻辑电路。分析时序逻辑电路。

11、DDD&CPC1C1C1&FF1FF2FF0QQQQQQQ0Q1Q21.写出方程写出方程时钟方程：时钟方程：CP0CP2CP，CP1 2.求状态方程求状态方程将驱动方程代入将驱动方程代入JKJK触发器特征方程触发器特征方程 得触发器状态方程得触发器状态方程 驱动方程驱动方程3.进行计算，列状态表进行计算，列状态表CP0CP1CP2001111CP0CP2010011CP0CP1CP2010101CP0CP2000001CP0CP1CP2001110CP0CP2110010CP0CP1CP2010100CP0CP2100000时钟时钟条件条件Q0n+1Q1n+1Q2n+1Q0nQ1nQ2n备备注

12、注次次态态现态现态4.画状态图和时序图画状态图和时序图000001010011100101110111CPQ0Q1Q212.3 12.3 寄存器寄存器12.3.1数据寄存器数据寄存器输入输入输入输入01011100输出输出输出输出CPCPQDFF3D3Q3QQDFF3D2Q2QQDFF3D1Q1QQDFF3D0Q0Q12.3.2移位寄存器移位寄存器CPQ2Q1Q3Q0DC1FF0QQDC1FF0QQDC1FF0QQDC1FF0QQ并行输出并行输出串行串行输入输入串行输出串行输出100 0 011010 0 011 0 001 1 010 1 1控制寄存控制寄存器的功能器的功能CPS0S1Q0Q

13、1Q2Q3D0D1D2D3DILDIRR异步清零异步清零端端右移数据右移数据输入端输入端左移数据左移数据输入端输入端12.3.3移位寄存器移位寄存器74LS19474LS194功能表功能表CPS1S0功功能能0 置零置零100保保 持持101右右 移移110左左 移移111并行输入并行输入 12.4 12.4 计数器计数器分类分类按计数值的增减按计数值的增减异步计数器异步计数器同步计数器同步计数器按时钟脉冲输入按时钟脉冲输入二二进制计数器进制计数器十十进制计数器进制计数器N进制计数器进制计数器按计数容量按计数容量加法计数器加法计数器可逆计数器可逆计数器减法计数器减法计数器12.4.1二进制计数

14、器二进制计数器由由JKJK触发器组成的异步二进制加法计数器触发器组成的异步二进制加法计数器 当当J、K=1时，具有计数功能，每来一个脉冲触时，具有计数功能，每来一个脉冲触发器就翻转一次发器就翻转一次.每来一个每来一个CP翻转一次翻转一次当低位触发器输出当低位触发器输出由由1 1变变 0 0 时翻转时翻转JC1KJC1KCPFF1JC1KQ0Q1JC1KFF3Q2Q3FF0FF2QQQQQQQQ四位二进制加法计数器的状态表四位二进制加法计数器的状态表Q3Q2Q1Q0CP0123456780000000100100011010001010110011110009101112131415161001

15、1010101111001101111011110000CPQ3Q2Q1Q0四位二进制加法计数器的工作波形图四位二进制加法计数器的工作波形图 Q3CPCP12345678910 11 12 13 14 15 16 Q0 Q1 Q22 2分频分频分频分频4 4分频分频分频分频8 8分频分频分频分频1616分频分频分频分频12.4.2十进制计数器十进制计数器由由JKJK触发器组成的触发器组成的84218421码十进制加法计数器码十进制加法计数器 第第1 1位触发器位触发器J J0 0=K K0 0=1=1，FFFF0 0翻转受输入的计数脉冲翻转受输入的计数脉冲控制。控制。第第2 2位触发器位触发器

16、J J1 1=Q Q 3 3，FFFF1 1翻转受翻转受FFFF3 3的控制。的控制。第第3 3位触发器位触发器J J2 2=K K2 2=1=1，FFFF2 2翻转受翻转受FFFF1 1控制。控制。第第4 4位触发器位触发器J J3 3=Q Q1 1Q Q2 2，CPCP3 3=Q Q0 0 。当。当Q Q1 1=Q Q2 2=1=1且且Q Q0 0由由1010时，时，FFFF3 3才翻转。而才翻转。而Q Q2 2=Q Q1 1=Q Q0 0=1=1是第是第7 7个脉冲状态，当第个脉冲状态，当第8 8个脉个脉冲的下降沿到来时，冲的下降沿到来时，Q Q0 0由由1010，FFFF3 3翻转，由

17、翻转，由0101。JC1KCPQ0Q1FF3Q2Q3JC1KJC1KFF1JC1KFF3FF0FF2QQQQQQQQ十进制计数器的状态表十进制计数器的状态表Q3Q2Q1Q0CP01234567891000000001001000110100010101100111100010011010十进制加法计数器的工作波形图十进制加法计数器的工作波形图 Q0Q1Q2Q3CP123456789101.集成二进制计数器集成二进制计数器74LS161、74LS163异步清异步清零端零端同步置同步置数端数端TT=TP=1计数计数进位端进位端12.4.3集成计数器及其应用集成计数器及其应用TTC0Q3Q2Q1Q0

18、D3D2D1D0LDCRTP74LS161CP74LS161功能表功能表输入输入输出输出功能功能CRLDTTTPCPD3D2D1D0Q3Q2Q1Q000000异步异步清零清零10d3d2d1d0d3d2d1d0同步同步置数置数111100保持保持保持保持1111当计到当计到1111时时C1计数计数 74LS16374LS163具具有有同同步步清清零零功功能能。其其余余功功能能与与74LS16174LS161相同。相同。74LS160当当计计到到1001时时C1，其其余余功功能能与与74LS161相同。相同。3.3.二二-五五-十进制异步加法计数器十进制异步加法计数器74LS29074LS290

19、CPAQAQBQCQD74LS290CPBR9（1）R9（2）R0（1）R0（2）置置9端端R9（1）=R9（2）=1输出为输出为1001置置0端端R9（1）R9（2）=0R0（1）=R0（2）=1输出为输出为00002.2.集成二进制计数器集成二进制计数器74LS16074LS160R9（1）R9（2）=0R0（1）R0（2）=0计数计数QD、QC、QB、QA为为8421码十进制计码十进制计数状态输出端数状态输出端QA、QB、QC、QD为为5421码十进制计数状码十进制计数状态输出端态输出端CPAQAQBQCQD74LS290CPBR9（1）R9（2）R0（1）R0（2）2.集成计数器的应用

20、集成计数器的应用异步清零法异步清零法:异步清零法适用于具有异步清零端异步清零法适用于具有异步清零端的集成计数器。只要的集成计数器。只要异步清零端出现清零有效异步清零端出现清零有效信号，计数器便立即被清零信号，计数器便立即被清零。因此，在输入第。因此，在输入第N个计数脉冲个计数脉冲CP后，通过控制电路产生一个清零后，通过控制电路产生一个清零信号加到异步清零端上，使计数器回零，则可信号加到异步清零端上，使计数器回零，则可获得获得N进制计数器。进制计数器。74LS16174LS161异步清零法组成的七进制计数器异步清零法组成的七进制计数器 11TTC0Q3Q2Q1Q0D3D2D1D0LDCRTP74

21、LS161CP同同步步清清零零法法:同同步步清清零零法法适适用用于于具具有有同同步步清清零零端端的的集集成成计计数数器器。与与异异步步清清零零不不同同，同同步步清清零零输输入入端端获获得得有有效效信信号号后后，计计数数器器并并不不能能立立即即清清零零，只只是是为为清清零零创创造造条条件件，还还需需要要再再输输入入一一个个计计数数脉脉冲冲CP，计计数数器器才才能能被被清清零零。因因此此利利用用同同步步清清零零端端获获得得N进进制制计计数数器器时时，应应在在输输入入第第N-1个个计计数数脉脉冲冲CP时时，同同步步清清零零输输入入端端获获得得清清零零信信号号，这这样样，在在输输入入第第N个个计计数数

22、脉脉冲冲CP时时，计计数数器器才才被被清清零零，从从而而实实现现N进制计数器。进制计数器。74LS16374LS163同步清零法组成七进制计数器同步清零法组成七进制计数器 11TTC0Q3Q2Q1Q0D3D2D1D0LDCRTP74LS161CP异异步步预预置置数数法法:异异步步预预置置数数法法适适用用于于具具有有异异步步预预置置端端的的集集成成计计数数器器。和和异异步步清清零零一一样样，异异步步置置数数与与时时钟钟脉脉冲冲没没有有任任何何关关系系，只只要要异异步步置置数数控控制制端端出出现现置置数数有有效效信信号号时时，并并行行输输入入的的数数据据便便立立即即被被置置入入计计数数器器的的输输

23、出出端端。因因此此，异异步步置置数数控控制制端端先先预预置置一一个个初初始始状状态态，在在输输入入第第N个个计计数数脉脉冲冲CP后后，通通过过控控制制电电路路产产生生一一个个置置数数信信号号加加到到置置数数控控制制端端上上，使使计计数数器器返回到初始状态，即可实现返回到初始状态，即可实现N进制计数器进制计数器。同同步步预预置置数数法法:同同步步预预置置数数法法适适用用于于具具有有同同步步预预置置数数端端的的集集成成计计数数器器。方方法法与与预预置置数数法法类类似似，不不同同的的是是，应应在在输输入入第第N-1个个计计数数脉脉冲冲CP后后，通通过过控控制制电电路路产产生生一一个个置置数数信信号号，使使置置数数控控制制端端有有效效。然然后后再再输输入入一一个个（第第N个个）计计数数脉脉冲冲CP时时，计计数数器器执执行行预预置置操操作作，重重新新将将预置状态置入计数器，从而实现预置状态置入计数器，从而实现N进制计数器。进制计数器。74LS16074LS160同步置数法组成七进制计数器同步置数法组成七进制计数器 1001111TTC0Q3Q2Q1Q0D3D2D1D0LDCRTP74LS161CP