数字逻辑课件.ppt

《数字逻辑课件.ppt》由会员分享，可在线阅读，更多相关《数字逻辑课件.ppt（73页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第 八八 章章可可 编编 程程 逻逻 辑辑 器器 件件1第八章第八章 可编程逻辑器件可编程逻辑器件目前在数字系统设计中广泛使用的可编程逻辑器件(Prog-rammable Logic Device，简称PLD)属于LSI中的半用户定制电路。由于PLD具有结构灵活、性能优越、设计简单等特点，因而在不同应用领域中受到广泛重视，是构成数字系统的理想器件。数字系统中常用的大规模集成电路可分为三大类。数字系统中常用的大规模集成电路可分为三大类。非用户定制电路非用户定制电路(Non custom design IC)全用户定制电路全用户定制电路(Full custom design IC)半用户定制电路

2、半用户定制电路(Semicustom design IC)2第八章第八章 可编程逻辑器件可编程逻辑器件 PLD的基本概念的基本概念 低密度可编程逻辑器件低密度可编程逻辑器件 复杂可编程逻辑器件复杂可编程逻辑器件 现场可编程门阵列现场可编程门阵列 在系统编程技术简介在系统编程技术简介 本章知识要点：本章知识要点：3第八章第八章 可编程逻辑器件可编程逻辑器件8.1 P L D 概概 述述PLD是是20世世纪纪70年年代代开开始始发发展展起起来来的的一一种种新新型型大大规规模模集集成成电电路路。一一片片PLD所所容容纳纳的的逻逻辑辑门门可可达达数数百百、数数千千甚至更多，其逻辑功能可由用户编程指定。

3、甚至更多，其逻辑功能可由用户编程指定。PLD特别适宜于构造小批量生产的系统，或在系统开发研制过程中使用。4第八章第八章 可编程逻辑器件可编程逻辑器件8.1.1 PLD的发展的发展 20世世纪纪70年年代代初初期期：第一种PLD器件-可编程只读存储器(PROM)问世。PROM由一个“与”阵列和一个“或”阵列组成，“与与”阵列是固定的，阵列是固定的，“或或”阵列是可编程的；阵列是可编程的；20世世纪纪70年年代代中中期期：出现了可编程逻辑阵列(PLA)，PLA同样由一个“与”阵列和一个“或”阵列组成,但其“与与”阵阵列列和和“或或”阵列都是可编程的；阵列都是可编程的；20世世纪纪70年年代代末末期

4、期：出现了可编程阵列逻辑(PAL)。PAL器器件件的的“与与”阵阵列列是是可可编编程程的的，而而“或或”阵阵列列是是固固定定的的,它有多种输出和反馈结构，因而给逻辑设计带来了很大的灵活性。但PAL器件一般采用熔丝工艺，一旦编程后便不能改写。5第八章第八章 可编程逻辑器件可编程逻辑器件 20世世纪纪80年年代代中中期期:先后出现了通用阵列逻辑(GAL)、复杂可编程逻辑器件（CPLD）和现场可编程门阵列(FPGA)等可编程器件。20世纪世纪90年代年代:产生了在系统编程(ISP)器件。在系统编程是指用户具有在自己设计的目标系统中或线路板上为重构逻辑而对逻辑器件进行编程或反复改写的能力。ISP器件为

5、用户提供了传统的PLD技术无法达到的灵活性，使可编程逻辑技术发生了实质性飞跃。6在在基基本本结结构构的的基基础础上上，附附加加一一些些其其他他逻逻辑辑元元件件，如如输输入入缓缓冲冲器器、输输出出寄寄存存器器、内内部部反反馈馈、输输出出宏宏单单元元等等，便便可可构构成成各各种种不同的不同的PLD。第八章第八章 可编程逻辑器件可编程逻辑器件8.1.2 PLD的基本结构的基本结构PLD的基本组成为一个的基本组成为一个“与与”阵列和一个阵列和一个“或或”阵列。阵列。阵列中输入线和输出线的交点通过逻辑元件相连接。这些元件是接通还是断开，可由厂家根据器件的结构特征决定或由用户根据要求编程决定。基本结构如下

6、图所示。输入输入缓冲缓冲电路电路与功与功能电能电路路输出输出缓冲缓冲电路电路或功或功能电能电路路 输入输入数据数据输出输出数据数据输入项输入项乘积项乘积项和项和项7硬线连接（不可编程的）硬线连接（不可编程的）可编程连接（接通）可编程连接（接通）无任何连接（开断）无任何连接（开断）有三种连接方式如下有三种连接方式如下：1)1)阵列交叉点的逻辑表示阵列交叉点的逻辑表示2.PLD中的中的逻辑表示逻辑表示82)基本逻辑单元的逻辑表示基本逻辑单元的逻辑表示AAA(1)缓冲器互补输出结构缓冲器互补输出结构(2)与门表示法与门表示法A B C（a）传统表示法传统表示法（b b）PLD表示法表示法DBCD(3

7、)或门表示法或门表示法（a）传统表示法传统表示法ABCD（b）PLD表示法表示法DA B C93)与门的缺省和与门的缺省和“悬浮悬浮”状状态态 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 1D E FA B输输 出出输入输入真值表真值表与门的两种特殊情况与门的两种特殊情况BADEF与门的两种特殊情况：与门的两种特殊情况：1.缺省状态：输入项全接通，缺省状态：输入项全接通，乘积项恒为乘积项恒为“0”。图中：图中：2.“悬浮悬浮”状态：输入项都不状态：输入项都不接通，乘积项恒为接通，乘积项恒为“1”。图中：图中：F=1D=AABB=0E=AABB=010第八章第八章

8、 可编程逻辑器件可编程逻辑器件根据PLD中阵列和输出结构的不同，目前常用的PLD有4种主要类型：可编程只读存储器可编程只读存储器PROM 可编程逻辑阵列可编程逻辑阵列PLA 可编程阵列逻辑可编程阵列逻辑PAL 通用阵列逻辑通用阵列逻辑GAL8.2 低密度可编程逻辑器件低密度可编程逻辑器件11第八章第八章 可编程逻辑器件可编程逻辑器件8.2.1 可编程只读存储器可编程只读存储器PROM 一、一、半导体存储器的分类半导体存储器的分类存储器(Memory)是数字计算机和其他数字系统中存放信息的重要部件。随着大规模集成电路的发展，半导体存储器因其具有集成度高、速度快、功耗小、价格低等优点而被广泛应用于

9、各种数字系统中。半导体存储器按功能可分为两大类。随机存取存储器RAM(Random Access Memory)只读存储器ROM(Read Only Memory)12第八章第八章 可编程逻辑器件可编程逻辑器件1随机存取存储器随机存取存储器RAM RAM是一种既可读又可写的存储器，故又称为读写存储器。根据制造工艺的不同，RAM又可分为双极型和MOS型两种类型。MOS型RAM又可进一步分为静态RAM(SRAM)和动态RAM(DRAM)两种，相比之下DRAM的集成度更高。RAM的优点是读写方便，使用灵活；缺点是一旦断电，所存储的信息便会丢失，它属于易失性存储器。双极型双极型RAM：工作速度高，但成

10、本高、功耗大、集成度低，主要用作高速小容量存储器。MOS型型RAM：功耗小、集成度高、成本低，但速度比双极型RAM低,适宜于构造大容量存储器。13第八章第八章 可编程逻辑器件可编程逻辑器件2只读存储器只读存储器ROM只读存储器ROM是一种在正常工作时只能读出、不能写入的存储器。通常用来存放那些固定不变的信息。只读存储器存入数据的过程通常称为编程。只读存储器ROM属于非易失性存储器，即使切断电源，ROM中的信息也不会丢失，因而在数字系统中获得广泛应用。根据编程方法的不同，可分为两类。掩膜编程ROM（简称MROM）：存放的内容是由生产厂家在芯片制造时利用掩膜技术写入的。优点是可靠性高，集成度高，批

11、量生产时价格便宜；缺点是用户不能重写或改写，不灵活。用户可编程ROM（简称PROM）：存放的内容是由用户根据需要在编程设备上写入的。优点是使用灵活方便，适宜于用来实现各种逻辑功能。14第八章第八章 可编程逻辑器件可编程逻辑器件二、可编程二、可编程ROM的结构与类型的结构与类型1PROM的逻辑结构的逻辑结构PROM的结构框图如下图所示，它主要由地址译码器和存储体两大部分组成。地址译码器地址译码器存储体存储体W0W1W2n-1A0An-1D0D1Dm-115第八章第八章 可编程逻辑器件可编程逻辑器件图中，A0An-1为地址输入线；W0W2n-1为地址译码输出线，又称为字字线线；D0Dm-1为数据输

12、出线，又称为位位线线。通常，将将一一个个n位位地地址址输输入入和和m位位数数据据输输出出的的PROM的的存存储储容容量量表表示示为为2nm(位位)，意意味味着着存存储储体体中中有有2nm个个存存储储元元，每每个个存存储储元元的状态代表一位二进制代码。的状态代表一位二进制代码。地址译码器地址译码器存储体存储体W0W1W2n-1A0An-1D0D1Dm-116第八章第八章 可编程逻辑器件可编程逻辑器件存储体的结构示意图如下：0,01,00,11,1W0W12n-1,02n-1,1W2n-1D0D10,m-11,m-12n-1,m-1Dm-1存储元存储元17第八章第八章 可编程逻辑器件可编程逻辑器件

13、从逻辑器件的角度理解，PROM是由一个固定连接的与门阵列和一个可编程连接的或门阵列所构成的组合逻辑电路。例如，一个83(8与门3或门)PROM的逻辑结构图如下。&m0m1m2m3m4m5m6m7111D2D1D0111ABC18第八章第八章 可编程逻辑器件可编程逻辑器件为了PROM设计的方便，通常将逻辑结构图简化为阵列逻辑图，简称阵列图。画阵列图时，将PROM中的每个与门和或门都简化成一根线。上图的阵列逻辑图如下图所示。图中虚线上面6根水平线分别表示输入线A、B、C、。与门阵列的8根垂直线代表8个与门，或门阵列中标有D2、D1、D0的3根水平线表示3个或门。ABC“或或”阵阵 列列D2D1D0

14、“与与”阵阵 列列m0m1m2m3m4m5m6m719第八章第八章 可编程逻辑器件可编程逻辑器件2PROM的类型的类型 根据存储元电路构造的不同，PROM有3种常用的类型。(1)一次编程的一次编程的ROM(PROM)所有存储元均被加工成同一状态“0”(或“1”)，用户可通过编程将某些存储元的状态改变成另一状态“1”(或“0”)。这种编程只能进行一次，一旦编程完毕，其内容便不能再改变。PROM与固定ROM相比，增加了灵活性。但因其可靠性较差，加之只能一次性编程，故目前很少使用。20第八章第八章 可编程逻辑器件可编程逻辑器件(2)可抹可编程可抹可编程ROM(EPROM)EPROM不仅可由用户编程存

15、放指定的信息，而且可由用户通过专用的紫外线灯照射芯片上的受光窗口，将原存储内容抹去，再写入新的内容。这一特性是由EPROM中存储元的电路结构决定的。(3)电可抹可编程电可抹可编程ROM(EEPROM)EEPROM的结构与EPROM相似，但EEPROM在浮栅上增加了一个遂道二极管，编程时可使电荷通过它流向浮栅，而擦除时可使电荷通过它流走，即擦除和编程均用电完成。这种器件不仅工作电流小、擦除速度快,而且允许改写的次数大大高于EPROM,一般允许改写100次1000次。目前，EPROM和EEPROM的应用均十分广泛。21第八章第八章 可编程逻辑器件可编程逻辑器件三三、PROM应用举例应用举例由于PR

16、OM是由一个固定连接的“与”阵列和一个可编程连接的“或”阵列组成，所以，用户只要改变“或”阵列上连接点的数量和位置，就可以在输出端形成由输入变量“最小项之和”表示的任何一种逻辑函数。采用PROM进行逻辑设计时，只需首先根据逻辑要求列出真值表，把真值表的输入作为PROM的输入，然后根据逻辑函数值确定对PROM“或”阵列进行编程的代码，画出相应的阵列图即可。22第八章第八章 可编程逻辑器件可编程逻辑器件例例 用PROM设计一个代码转换电路，将4位二进制码转换为Gray码。解解 设4位二进制码为B3、B2、B1、B0，4位Gray码为G3、G2、G1、G0，其真值表如下表所示。二进制码二进制码B3B

17、2B1B0G3G2G1G0B3B2B1B0G3G2G1G0Gray码码二进制码二进制码Gray码码0000000100100011010001010110011110001001101010111100110111101111000000010011001001100111010101001100110111111110101010111001100023第八章第八章 可编程逻辑器件可编程逻辑器件将4位二进制码作为PROM的输入，Gray码作为PROM的输出，可选容量为244的PROM实现给定功能。根据真值表可画出该电路的阵列图如下图所示。G0G1G2G3“或或”阵列阵列“与与”阵列阵列B0B

18、1B2B3m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15注:图中标“”处代表“1”,否则代表“0”。24字符发生器字符发生器字符发生器字符发生器字符：字符：0、1点阵组成点阵组成例如：字母例如：字母E111 1 1100 0 0100 0 0111 1 0100 0 0100 0 0111 1 17x5点阵点阵7x5 ROM计计数数器器CK译译码码器器25第八章第八章 可编程逻辑器件可编程逻辑器件8.2.2可编程逻辑阵列可编程逻辑阵列PLAPLA是一种“与”阵列和“或”阵列均可编程的逻辑器件，即可编程逻辑阵列PLA(ProgrammableLogic Array)

19、。PLA可分为组合PLA和时序PLA两种类型。一、组合一、组合PLA1组合组合PLA的逻辑结构的逻辑结构逻逻辑辑结结构构:由一个“与”阵列和一个“或”阵列构成,“与”阵列和“或”阵列都是可编程的。26第八章第八章 可编程逻辑器件可编程逻辑器件一一个个具具有有3 3个个输输入入变变量量、可可提提供供6 6个个“与与”项项、产产生生3 3个个输输出函数的出函数的PLAPLA逻辑结构图及其相应阵列图如下图所示。逻辑结构图及其相应阵列图如下图所示。111ABC&111Q2Q1Q0Q2Q1Q0ABC“与与”阵阵 列列“或或”阵阵 列列27第八章第八章 可编程逻辑器件可编程逻辑器件PLA的存储容量用输入变

20、量数(n)、与项数(p)、输出端数(m)来表示。前面所示PLA的容量为363。目前常见的有容量为16488和14968等PLA器件。2应用举例应用举例 采用PLA进行逻辑设计，可以十分有效地实现各种逻辑功能。相对PROM而言，PLA更灵活、更经济、结构更简单。用PLA设计组合逻辑电路时，一般分为两步：一般分为两步：将给定问题的逻辑函数按多输出逻辑函数的化简方法简化成最简“与-或”表达式；根据最简表达式中的不同“与项”以及各函数最简“与-或”表达式确定“与”阵列和“或”阵列，并画出阵列逻辑图。28第八章第八章 可编程逻辑器件可编程逻辑器件例例用PLA设计一个代码转换电路，将一位十进制数的8421

21、码转换成余3码。解解设ABCD-表示8421码，WXYZ-表示余3码，可列出转换电路的真值表如下表所示。A BCDW XYZ00000001001000110100010101100111100010011010101111001101111011110011010001010110011110001001101010111100ddddddddddddddddddddddddAB CD W XYZ29第八章第八章 可编程逻辑器件可编程逻辑器件根据真值表写出函数表达式，并按照多输出函数化简法则用卡诺图进行化简，可得到最简“与-或”表达式如下：由此可见，全部输出函数只包含9个不同“与”项，所以，

22、该代码转换电路可用一个容量为4 94的PLA实现，其阵列图如图所示。30第八章第八章 可编程逻辑器件可编程逻辑器件8.2.3 8.2.3 可编程阵列逻辑可编程阵列逻辑PALPAL PAL(Programmable PAL(Programmable Array Array Logic)Logic)是是在在PROMPROM和和PLAPLA的的基基础础上上发发展展起起来来的的一一种种可可编编程程逻逻辑辑器器件件。它它相相对对于于PROMPROM而而言言，使使用用更更灵灵活活，且且易易于于完完成成多多种种逻逻辑辑功功能能，同同时时又又比比PLAPLA工工艺简单，易于实现。艺简单，易于实现。31第八章第

23、八章 可编程逻辑器件可编程逻辑器件一、一、PALPAL的逻辑结构的逻辑结构 PALPAL由由一一个个可可编编程程的的“与与”阵阵列列和和一一个个固固定定连连接接的的“或或”阵阵列列组组成成。图图 (a)(a)给给出出了了一一个个三三输输入入三三输输出出PALPAL的的逻逻辑辑结结构构图图，通常将其表示成图通常将其表示成图 (b)(b)所示形式。所示形式。32 PALPAL每每个个输输出出包包含含的的“与与”项项数数目目是是由由固固定定连连接接的的“或或”阵阵列列提提供供的的。在在典典型型逻逻辑辑设设计计中中，一一般般函函数数约约包包含含3 3个个4 4个个“与与”项项，而而现现有有PALPAL

24、器器件件最最多多可可为为每每个个输输出出提提供供8 8个个“与与”项项，因因 此，使用这种器件能很好地完成各种常用逻辑电路的设计。此，使用这种器件能很好地完成各种常用逻辑电路的设计。PALPAL器器件件的的结结构构(包包括括输输入入、输输出出、“与与”项项数数目目)是是由由生生产厂家固定的。产厂家固定的。从从PALPAL问问世世至至今今，大大约约已已生生产产出出几几十十种种不不同同的的产产品品，按按其其输出和反馈结构，输出和反馈结构，大致可将其分为大致可将其分为5 5种基本类型。种基本类型。(1)(1)专用输出的基本门阵列结构专用输出的基本门阵列结构 这这种种结结构构类类型型适适用用于于实实现

25、现组组合合逻逻辑辑函函数数。常常见见产产品品有有PAL10H8(10PAL10H8(10个个 输输 入入，8 8个个 输输 出出，输输 出出 高高 电电 平平 有有 效效)，PAL12L6(12PAL12L6(12个输入，个输入，6 6个输出，输出低电平有效个输出，输出低电平有效)等。等。33第八章第八章 可编程逻辑器件可编程逻辑器件(2)(2)带反馈的可编程带反馈的可编程I/OI/O结构结构 带带反反馈馈的的可可编编程程I/OI/O结结构构通通常常又又称称为为异异步步可可编编程程I/OI/O结结构构。该该类类PALPAL器器件件常常见见产产品品有有PAL16L8(10 PAL16L8(10

26、个个输输入入，8 8个个输输出出，6 6个个反反馈馈输输入入)以以及及PAL20L10(12PAL20L10(12个个输输入入，1010个个输输出出，8 8个个反反馈馈输输入入)。(3)(3)带反馈的寄存器输出结构带反馈的寄存器输出结构 带带反反馈馈的的寄寄存存器器输输出出结结构构使使PALPAL构构成成了了典典型型的的时时序序网网络络结结构构。该该类类器器件件的的典典型型产产品品有有PAL16R8(8PAL16R8(8个个输输入入、8 8个个寄寄存存器输出、器输出、8 8个反馈输入、个反馈输入、1 1个公共时钟和个公共时钟和1 1个公共选通个公共选通)。34第八章第八章 可编程逻辑器件可编程

27、逻辑器件 (4)(4)加加“异异或或”、带带反反馈馈的的寄寄存存器器输输出出结结构构 这这种种结结构构是是在在带带反反馈馈寄寄存存器器输输出出结结构构的的基基础础上上增增加加了了一一个个异异或或门门，该该类类电电路路的的典典型型产产品品有有PAL16RP8 PAL16RP8(8(8个个输输入入，8 8个个寄寄存存器器输输出，出，8 8个反馈输入个反馈输入)。(5)(5)算术选通反馈结构算术选通反馈结构 算算术术PALPAL是是在在综综合合前前几几种种PALPAL结结构构特特点点的的基基础础上上，增增加加了了反反馈馈选选通通电电路路，使使之之能能实实现现多多种种算算术术运运算算功功能能。算算术术

28、PALPAL的的典典型型产产品品有有PAL16A4(8PAL16A4(8个个输输入入、4 4个个寄寄存存器器输输出出、4 4个个可可编编程程I/OI/O输输出出、4 4个反馈输入、个反馈输入、4 4个算术选通反馈输入个算术选通反馈输入)。35第八章第八章 可编程逻辑器件可编程逻辑器件二、二、PALPAL应用举例应用举例 设计的一般步骤设计的一般步骤 用用PALPAL进行逻辑设计的一般步骤如下：进行逻辑设计的一般步骤如下：(1)(1)建立对给定问题的逻辑描述；建立对给定问题的逻辑描述；(2)(2)写出相应的函数表达式；写出相应的函数表达式；(3)(3)选择合适的器件；选择合适的器件；(4)(4)

29、编程实现。编程实现。36第八章第八章 可编程逻辑器件可编程逻辑器件8.2.4 8.2.4 通用阵列逻辑通用阵列逻辑GALGAL GAL(Generic Array Logic)器件器件是1985年由美国LATTICE公司开发并商品化的一种新的PLD器件。它是在PAL器件的基础上综合了E2PROM和CMOS技术发展起来的一种新型技术。GAL器件具有PAL器件所没有的可擦除、可重写及结构可组态等特点。这些特点形成了器件的可测试性和高可靠性，且具有更大的灵活性。37第八章第八章 可编程逻辑器件可编程逻辑器件一、一、GAL的基本逻辑结构的基本逻辑结构1GAL16V8的基本组成的基本组成GAL16V8芯

30、片是一种具有8个固定输入引脚、最多可达16个输入引脚，8个输出引脚，输出可编程的普通型GAL。组成组成:由8个输入缓冲器、8个反馈输入缓冲器、8个输出逻辑宏单元OLMC，8个输出三态缓冲器、“与”阵列以及系统时钟、输出选通信号等组成。38第八章第八章 可编程逻辑器件可编程逻辑器件 2.输出逻辑宏单元输出逻辑宏单元OLMC OLMC由一个8输入或门、极性选择异或门、D触发器、4个多路选择器等组成。其结构如下图所示。39第八章第八章 可编程逻辑器件可编程逻辑器件3结构控制字结构控制字(1)结构控制字的组成结构控制字的组成GAL16V8由一个82位的结构控制字控制着器件的各种功能组合状态。该控制字各

31、位功能如下。“与”项禁止位32位XOR(n)4位SYN1位AC1(n)8位ACO1位XOR(n)4位“与”项禁止位32位PT63PT32PT0PT3182位位121512191619图中，XOR(n)和AC1(n)字段下面的数字分别对应器件的引脚号。40第八章第八章 可编程逻辑器件可编程逻辑器件结构控制字各位的功能如下：结构控制字各位的功能如下：同步位同步位SYN 确定器件是寄存器输出或是纯粹的组合输出。SYN=0时，GAL器件有寄存器输出能力；SYN=1时，GAL为一个纯粹组合逻辑器件。结结构构控控制制位位AC0该位对于8个OLMC是公共的，它与AC1(n)配合控制各个OLMC(n)中 的多

32、路选择器。结构控制位结构控制位AC1共有8位，每个OLMC(n)有单独的AC1(n)。41“与与”项项(PT)禁禁止止位位共64位，分别控制“与”阵列的64行(PT0PT63)，以便屏蔽某些不用的“与”项。极极性性控控制制位位XOR(n)它通过OLMC(n)中的异或门控制逻辑操作结果的输出极性。XOR(n)=0时，输出信号O(n)低电平有效；XOR(n)=1时，输出信号O(n)高电平有效。42第八章第八章 可编程逻辑器件可编程逻辑器件(2)OLMC(n)的的5种组态种组态通过编程结构控制字中的SYN、AC0和AC1(n)，输出逻辑宏单元OLMC(n)可以组成以下5种组态。专用输入方式专用输入方

33、式(SYNAC0AC1(n)=101)专用组合型输出方式专用组合型输出方式(SYNAC0AC1(n)=100)组组合合型型输输出出方方式式(SYNAC0AC1(n)=111)寄存器型器件中的组合逻辑输出方式寄存器型器件中的组合逻辑输出方式(SYNAC0AC1(n)=011)寄存器型输出方式寄存器型输出方式(SYNAC0AC1(n)=010)43第八章第八章 可编程逻辑器件可编程逻辑器件 4行地址布局行地址布局(1)行地址布局图行地址布局图GAL器件的可编程阵列包括“与”阵列、结构控制字、保密位及整体擦除位等。对其进行编程时是由行地址进行映射的。GAL16V8的行地址布局图如图所示。SRL(82

34、位)PT63PT32 PT31 PT00门 阵 列门 阵 列电子标签电子标签保留地址空间结构控制字(82位)SDINSDOUT03132335960加密单元备用整体擦除44第八章第八章 可编程逻辑器件可编程逻辑器件(2)供用户使用的行地址供用户使用的行地址当对GAL16V8进行编程实现某个设计方案时，可供用户使用的行地址总共有36个，它们分别是：行行地地址址031：用户用来编程制定逻辑模式的阵列。32个行地址对应逻辑结构图上“与”阵列的32个输入,每个行地址可写入64位数据，对应于64个“与”项。行地址行地址32：器件的电子标签(ES)。它提供64位供用户定义。例如，用来识别用户身份的代码、版

35、本号、编目管理等，这个标签中的数据与下述保密单元的状态无关，用户始终可以使用。行地址行地址60：82位的结构控制字，用于设计所需用途的器件。45第八章第八章 可编程逻辑器件可编程逻辑器件行行地地址址61：仅1位的保密位，用于防止复制阵列的逻辑点阵。该位一旦被编程，存取阵列的电路就不能工作，从而防止了对32位的“与”阵列再次编程或读出。该单元只能在整体擦除时和阵列一起被擦除，所以，一旦保密位被编程，就绝对不能检查阵列的原始配置，仅电子标签除外。行行地地址址63：仅含1位，用于器件整体擦除。在器件编程期间访问该行时，执行清除功能，整个“与”阵列、结构控制字、电子标签以及保密单元统统被擦除，使编程的

36、器件恢复到未使用的状态。46第八章第八章 可编程逻辑器件可编程逻辑器件二二、GAL的应用的应用1用用GAL进行逻辑设计的一般步骤进行逻辑设计的一般步骤一般步骤如下：一般步骤如下：(1)分析设计要求，确定描述给定功能的逻辑表达式分析设计要求，确定描述给定功能的逻辑表达式。这是关键的一步，设计者可综合运用逻辑设计技术，完成有关逻辑设计。(2)(2)根据逻辑设计结果，选择根据逻辑设计结果，选择GALGAL器件并对器件进行引器件并对器件进行引脚分配。脚分配。在器件选择时，一般首先应满足输入、输出端数目的要求，其次考虑速度、功率等因素。器件确定后，根据要求给各引脚赋予变量名。47第八章第八章 可编程逻辑

37、器件可编程逻辑器件(3)编写编写GAL设计说明书设计说明书在调用编程软件前，首先要根据规定的语法格式和逻辑设计结果编写设计说明书(又称为GAL源程序)。说明书中通常包括器件型号、实现的功能、设计者姓名和设计日期、电子标签、GAL引脚表以及逻辑表达式等。(4)(4)建立有关文件建立有关文件建立文本文件(LST文件),熔丝图文件(PLT文件)，标准装载文件(JE D文件)等。(5)(5)硬件编程硬件编程包括连接编程器，建立GAL编程系统，编程后写保密位等。48第八章第八章 可编程逻辑器件可编程逻辑器件8.3 复杂可编程逻辑器件复杂可编程逻辑器件 复杂可编程逻辑器件（complex programm

38、able logic device，简称CPLD）是从简单PLD发展而来的高密度PLD器件。一般由逻辑块、可编程内部连线区和I/O单元组成。常见CPLD的结构示意图如下：49第八章第八章 可编程逻辑器件可编程逻辑器件一、一、CPLD的结构的结构 根据集成规模和设计方法的不同，各生产厂家提供的根据集成规模和设计方法的不同，各生产厂家提供的CPLD在结构上具有各自的特色。目前，常用的在结构上具有各自的特色。目前，常用的CPLD结构有结构有通用互连阵列结构、大块结构和灵活逻辑单元阵列结构等不同通用互连阵列结构、大块结构和灵活逻辑单元阵列结构等不同类型。类型。(有关有关CPLDCPLD的介绍见教材中相

39、关部分的介绍见教材中相关部分)二、二、典型器件典型器件 最常用的CPLD有Altera公司生产的FLEX 10K系列器件。FLEX 10K 是 一种嵌入式的PLD。它采用灵活逻辑单元阵列结构和重复可构造的CMOS SRAM工艺,具有高密度、低成本、低功率等特点，现已成为ALTERA CPLD中应用前景最好的器件系列。508.4 现场可编程门阵列现场可编程门阵列 现场可编程门阵列FPGA（Field Programmable Gate Array）是20世纪80年代中后期发展起来的一种高密度可编程逻辑器件，它由世界著名的可编程逻辑器件供应商Xilinx公司最初提出。不同公司生产的FPGA器件在结

40、构和性能上不尽相同，Xilinx公司的XC4000系列FPGA器件的结构示意图如下：51第八章第八章 可编程逻辑器件可编程逻辑器件有关有关FPGA的典型器件见教材中相关部分！的典型器件见教材中相关部分！52第八章第八章 可编程逻辑器件可编程逻辑器件8.5 在系统编程技术简介在系统编程技术简介在系统编程(In System Programmable，简称ISP)技术是20世纪90年代发展起来的一种PLD技术。所所谓谓在在系系统统编编程程，是是指指可可以以在在用用户户自自己己设设计计的的目目标标系系统统上、为实现预定逻辑功能而对逻辑器件进行编程或改写。上、为实现预定逻辑功能而对逻辑器件进行编程或改

41、写。ISP器件的出现，使数字系统设计更加灵活、方便，为用户带来了显著的经济效益和时间效益。可以说,ISP技术是PLD设计技术发展中的一次重要变革。53第八章第八章 可编程逻辑器件可编程逻辑器件8.5.1 ISP技术的主要特点技术的主要特点ISP技术的应用，对数字系统硬件设计方法、设计环境、系统调试周期、测试与维护、系统的升级以及器件的充分利用等均产生了重要影响。一、全面实现了硬件设计与修改的软件化一、全面实现了硬件设计与修改的软件化二、简化了设计与调试过程二、简化了设计与调试过程三、容易实现系统硬件的现场升级三、容易实现系统硬件的现场升级四、可降低系统成本，提高系统可靠性四、可降低系统成本，提

42、高系统可靠性五、器件制造工艺先进，性能参数好五、器件制造工艺先进，性能参数好主要特点如下：主要特点如下：54第八章第八章 可编程逻辑器件可编程逻辑器件8.5.2ISP逻辑器件逻辑器件一、一、ISP逻辑器件的类型逻辑器件的类型 目前，市场上提供的ISP逻辑器件可分为ispLSI、ispGAL和ispGDS三种类型。1ispLSI逻辑器件逻辑器件ispLSI(在系统编程大规模集成)逻辑器件具有集成度高、速度快、可靠性好、灵活方便等优点，能满足在高性能系统中实现各种复杂逻辑功能的需要，被广泛应用于数据处理、图形处理、空间技术、军事装备及通信、自动控制等领域。55第八章第八章 可编程逻辑器件可编程逻辑

43、器件ISP技术是美国Lattice公司率先推出的，该公司将ISP技术应用到高密度可编程逻辑器件(HDPLD)中，形成了ispLSI系列高密度在系统可编程逻辑器件。常用ispLSI器件有4个系列个系列：基本系列基本系列ispLSI1000：适用于高速编码、总线管理等；高速系列高速系列ispLSI2000：I/O端口数较多,适用于高速计 数、定时 等场合，并可用作高速RISC/CISC微处理 器的接口；高密系列高密系列ispLSI3000：集成密度高，能实现非常复杂的逻辑 功能，适用于数字信号处理、图形处 理、数据压缩等；模块化系列模块化系列ispLSI6000：带有存储器和寄存器/计数器，适用

44、于数据处理、数据通信等。562ispGAL器件器件ispGAL系列器件,是把ISP技术引入到标准的低密度系列可编程逻辑器件中形成的ISP器件。典型产品：典型产品：ispGAL22V10ispGAL22V10是把流行的GAL22V10与ISP技术相结合形成的产品，在功能和结构上与GAL22V10完全相同。适适应应范范围围：高速图形处理和高速总线管理，状态控制、数据处理、通信工程、测量仪器以及实现诸如地址译码器之类的基本逻辑功能。第八章第八章第八章第八章 可编程逻辑器件可编程逻辑器件可编程逻辑器件可编程逻辑器件57第八章第八章 可编程逻辑器件可编程逻辑器件3ispGDS器件器件ispGDS(在系统

45、可编程数字开关)是ISP技术与开关矩阵相结合的产物。它标志着ISP技术已从系统逻辑领域扩展到系统互连领域。ispGDS器件能提供的一种独特功能是,在不拨动机械开关或不改变系统硬件的情况下,快速地改变或重构印制电路板的连接关系。ispGDS系列器件非常适合于重构目标系统的连接关系,它使系统硬件可以通过软件控制进行重构而无需人工干预。58第八章第八章 可编程逻辑器件可编程逻辑器件二、二、ispLSI 逻辑器件的结构逻辑器件的结构 ispLSI是ISP逻辑器件中最早问世、最具代表性的逻辑器件。该系列器件是基于与、或阵列结构的复杂PLD产品。ispLSI芯片由若干巨块组成，巨块之间通过全局布线区GRP

46、连接起来，每个巨块包括若干个通用逻辑块GLB、输出布线区ORP、若干输入输出引脚和专用输入引脚等。1.ispLSI1016的特性的特性ispLSI1016是采用E2CMOS工艺制造、PLCC(塑料有引脚芯片载体)封装的器件。芯片共有44个引脚，其中38个I/O引脚；集成密度为2000等效门，每片含64个触发器和32个锁存器；最高工作频率为110MHz。典型产品：典型产品：ispLSI101659第八章第八章 可编程逻辑器件可编程逻辑器件2组成组成60该器件由两个巨块、一个全局布线区和一个时钟分配该器件由两个巨块、一个全局布线区和一个时钟分配网络构成。如图所示。网络构成。如图所示。每个巨块包括:

47、8个通用逻辑单元GLB，16个I/O单元，两只专用输入引脚(IN0,IN1或IN2,IN3),一个输出布线区ORP及16位输入总线。器件型号ispLSI1016中的“16”表示器件含有16个GLB。61ispLSI1016的引脚排列图如下图所示。62GRP位于两个巨块之间。除了经过各个I/O单元的输入信号由16位输入总线送至GRP之外，各GLB的输出在送往输出布线区的同时也送往GRP。GRP实现上述信号和各个GLB输入之间的灵活互连,将所有片内逻辑联系在一起，供设计者使用，设计者可以根据需要方便地实现各种复杂的逻辑功能。3主要模块功能主要模块功能(1)全局布线区全局布线区GRP63第八章第八章

48、 可编程逻辑器件可编程逻辑器件(2)通用逻辑块通用逻辑块GLB通用逻辑块GLB是ispLSI器件最基本的逻辑单元，由与阵列、乘积项共享阵列、输出逻辑宏单元和控制逻辑电路组成。与与阵阵列列：共有18个输入，18个输入经过输入缓冲器后形成18个输入信号的原信号和非信号，送至20个与门的输入端，通过编程可形成20个与项(又称乘积项PT)。乘积项共享阵列乘积项共享阵列:乘积项共享阵列将20个与项PT0PT19分组送到4个或门的输入端,对4个或门的输出进行可编程“线或”后，再送到输出逻辑宏单元中的可重构触发器。输出宏单元输出宏单元:输出逻辑宏单元中有4个可重构触发器，由4个数据选择器MUX分别选择GLB

49、的4个输出O3O0为组合输出或者寄存器输出。组合电路可有“与或”和“异或”两种方式，触发器可组态为D、T、JK等形式。64第八章第八章 可编程逻辑器件可编程逻辑器件(3)输出布线区输出布线区ORP输出布线区ORP是介于GLB和输入输出单元IOC之间的可编程互连阵列。阵列的输入是8个GLB的32个输出端，阵列有16个输出端，分别与该侧的16个IOC相连。通过对ORP编程,可以将任何一个GLB的输出灵活地送到16个IOC中的任何一个(每个GLB有4个输出，每个输出通往4个IOC中的一个)。特特点点：GLB与IOC之间没有一一对应的关系，可将对GLB的编程和对外部引脚的连接分开进行,从而可以在不改变

50、外部引脚排列的情况下，修改芯片内部的逻辑设计。为了减少传输延迟，提高工作速度，每个GLB的4个输出中有两个输出可以跨过ORP直接通向固定的IOC，这种方式称为旁路连接。65第八章第八章 可编程逻辑器件可编程逻辑器件(4)输入输出单元输入输出单元IOC输入输出单元IOC用于将输入信号、输出信号或输入输出双向信号与具体的I/O管脚相连接形成输入、输出、三态输出的双向I/O口,具体由控制输出三态缓冲器使能端的MUX来选择。IOC工作于输入状态：包括有输入缓冲、锁存输入及寄 存器输入；IOC工作于输出状态：包括有输出缓冲、反向输出缓冲 及三态输出缓冲；IOC工作于双向状态：有双向I/O及带有寄存器的双