组成原理第3章2.ppt

《组成原理第3章2.ppt》由会员分享，可在线阅读，更多相关《组成原理第3章2.ppt（95页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、3.4 CPU3.4 CPU模型模型 这一节将通过一台模型机的设计，这一节将通过一台模型机的设计，讨论讨论CPUCPU的工作原理，指令的执行过程及微命令的产生的工作原理，指令的执行过程及微命令的产生方法，方法，进一步建立整机的概念。进一步建立整机的概念。模型机的设计力求规整、简单，以便学习模型机的设计力求规整、简单，以便学习者掌握者掌握CPUCPU设计的基本原理。设计的基本原理。3.4.1 CPU3.4.1 CPU设计步骤设计步骤1.1.拟定指令系统拟定指令系统根据机器硬件的功能根据机器硬件的功能设置相应的指令设置相应的指令,确定确定指令格式、寻址方式、指令类型。指令格式、寻址方式、指令类型。

2、2.确定总体结构确定总体结构确定寄存器、确定寄存器、ALUALU、数据通路设置。数据通路设置。3.安排时序安排时序确定确定CPU采用的时序系统，组合逻辑控制采用的时序系统，组合逻辑控制器采用三级时序，微程序控制器采用二级时序。器采用三级时序，微程序控制器采用二级时序。机器周期，节拍电位机器周期，节拍电位(微指令周期微指令周期),工作脉冲。工作脉冲。4.拟定指令流程和微命令序列。拟定指令流程和微命令序列。分析每条指令的执行过程分析每条指令的执行过程,并画出流程图并画出流程图(寄存器传送级寄存器传送级)，列出操作时间表。，列出操作时间表。5.5.形成控制逻辑形成控制逻辑 组合逻辑控制器：组合逻辑控

3、制器：归纳微操作，写出每个归纳微操作，写出每个微操作的逻辑表达式，形成产生微命令的逻辑微操作的逻辑表达式，形成产生微命令的逻辑电路。电路。微程序控制器微程序控制器：归纳微操作，设计微指令归纳微操作，设计微指令格式，按指令流程编写微程序，代码化后写入格式，按指令流程编写微程序，代码化后写入控制存储器。控制存储器。CPUCPU的前二两步设计和控制器的类型无关的前二两步设计和控制器的类型无关,后三步和控制器的类型相关。后三步和控制器的类型相关。3.4.2 3.4.2 模型机的指令系统模型机的指令系统1.1.指令格式指令格式 采用定长指令格式采用定长指令格式,指令字长指令字长1616位，定位，定长操作

4、码长操作码(4(4位位)，指令中给出寄存器号，寻址，指令中给出寄存器号，寻址方式编号方式编号,相结合形成操作数地址。相结合形成操作数地址。主存容量为主存容量为64K1664K16位位,按字编址按字编址,地址地址码位数需要码位数需要1616位。位。模型机的指令格式分为模型机的指令格式分为3 3类类,如图如图3-323-32所示。所示。双操作数指令格式：双操作数指令格式：4 6 3 34 6 3 3操作码操作码 寄存器号寄存器号 寻址方式寻址方式 寄存器号寄存器号 寻址方式寻址方式目的地址目的地址源地址源地址单操作数指令格式：单操作数指令格式：操作码操作码 （可扩展）（可扩展）寄存器号寄存器号 寻

5、址方式寻址方式4 3 3 3 34 3 3 3 3目的地址目的地址转移指令格式：转移指令格式：15 12 11 9 8 6 5 4 3 2 1 015 12 11 9 8 6 5 4 3 2 1 0转移地址转移地址转移条件转移条件操作码操作码 寄存器号寄存器号 寻址方式寻址方式 方式方式 NZVCNZVC CPUCPU可编程访问的寄存器：可编程访问的寄存器：寻址方式寻址方式 编码编码 助记符助记符 定义定义2.2.寻址方式寻址方式 见书上表见书上表3-73-7寄存器寻址寄存器寻址通用寄存器通用寄存器R R0 0、R R1 1、R R2 2、R R3 3、指令计数器指令计数器PCPC、堆堆栈指针

6、栈指针SPSP、程序状态字程序状态字PSW,PSW,共共7 7个。个。000000R R（R R）为操作数为操作数寄存器间址寄存器间址001001（R R）（R R）为操作数地址为操作数地址自减型寄存自减型寄存器间址器间址010010-(R)-(R)-(SP)-(SP)(R)-1(R)-1为操作数地址为操作数地址(SP)-1(SP)-1为栈顶地址为栈顶地址寻址方式寻址方式 编码编码 助记符助记符 定义定义101101(PC)+(PC)+(R)+d(R)+d为有效地址为有效地址（R R）为操作数地址，为操作数地址，立即立即/自增型自增型寄存器间址寄存器间址011011(R)+(R)+访问后访问后

7、(R)+1(R)+1(SP)+(SP)+(SP)(SP)为栈顶地址，为栈顶地址，出栈后出栈后(SP)+1(SP)+1(PC)(PC)为立即数地址，为立即数地址，取数后取数后(PC)+1(PC)+1变址变址X(R)X(R)X(PC)X(PC)(PC)+d(PC)+d为有效地址为有效地址跳步跳步110110SKPSKP跳过下条指令执行跳过下条指令执行 3.3.指令类型指令类型 见表见表3-83-8用于数据传送、堆用于数据传送、堆栈、栈、I/OI/O操作操作操作码操作码 助记符助记符 含义含义00000000MOVMOV传送传送00010001ADDADD加加01010101EOREOR异或异或双操

8、作数指令双操作数指令01100110COMCOM求反求反10111011SRSR右移右移单操作数指令单操作数指令11001100JMPJMP转移转移11001100RSTRST返回返回11011101JSRJSR转子转子操作码相同操作码相同,功能不功能不同。同。(1)(1)传送指令传送指令 可采用多种寻址方式可采用多种寻址方式,实现实现R-R,R-M,R-R,R-M,M-M M-M 之间的传送之间的传送,可实现堆栈操作可实现堆栈操作,不设不设I/OI/O指令指令,内存和外设统一编址。内存和外设统一编址。(2)(2)双操作数算逻指令双操作数算逻指令 ADD,SUB,AND,OR,EORADD,S

9、UB,AND,OR,EOR共共5 5条条.(3)(3)单操作数算逻指令单操作数算逻指令 求反求反:COM,:COM,求补求补:NEG,:NEG,加加1:INC,1:INC,减减1:DEC,1:DEC,移位移位:SL,SR:SL,SR 共共6 6条。条。(4)(4)程序控制类指令程序控制类指令 无条件转和条件转指令无条件转和条件转指令:JMP:JMP，由状态标由状态标志决定。志决定。子程序调用和返回指令子程序调用和返回指令:JSR,RST:JSR,RST。子程序调用时子程序调用时隐含约定隐含约定,返回地址压栈保返回地址压栈保存存,用入口地址修改用入口地址修改PCPC;返回时返回时隐含约定隐含约定

10、,从栈顶取得返回地址送从栈顶取得返回地址送PCPC(JMP(JMP指令的特例，指令的特例，采用自增型寄存器间址采用自增型寄存器间址,并指定寄存器为并指定寄存器为SP)SP)。0 0 0 0 0 0 0 0 0 0 5 4 3 2 1 05 4 3 2 1 0转移地址转移地址无条件转无条件转JMP JMP 寄寄 寻寻 方式方式 NZVCNZVC0 0 0 0 0 0 0 0 1 1 无进位无进位转转(C=0)(C=0)0 0 0 0 0 0 1 1 0 0 无溢出无溢出转转(V=0)(V=0)0 0 0 0 1 1 0 0 0 0 数非零转数非零转(Z=0)(Z=0)0 0 1 1 0 0 0

11、0 0 0 数为正转数为正转(N=0)(N=0)1 1 0 0 0 0 0 0 1 1 有进位有进位转转(C=1)(C=1)1 1 0 0 0 0 1 1 0 0 有溢出有溢出转转(V=1)(V=1)1 1 0 0 1 1 0 0 0 0 数为零转数为零转(Z=1)(Z=1)1 1 1 1 0 0 0 0 0 0 数为负转数为负转(N=1)(N=1)条件满足，转转移地址；否则，顺序执行。条件满足，转转移地址；否则，顺序执行。见表见表3-93-915 12 11 9 8 6 5 015 12 11 9 8 6 5 0子程序入口子程序入口 RSTRST SP SP （SPSP）+JSR JSR 寄

12、寄 寻寻 方式方式 NZVCNZVC 5 4 3 2 1 05 4 3 2 1 03.4.3 3.4.3 模型机的组成与数据通路模型机的组成与数据通路 1.1.部件设置部件设置 如图如图3-33 3-33 数据通路结构数据通路结构 (1)(1)寄存器字长寄存器字长1616位位,D,D触发器构成触发器构成,CP,CP打入打入 1 1）可编程寄存器）可编程寄存器通用寄存器通用寄存器：R0(000)R0(000)、R1(001R1(001)R2(010)R2(010)、R3R3(011)(011)允许中断（开中断）允许中断（开中断）（可扩展）可扩展）I N Z V CI N Z V C 4 3 2

13、1 04 3 2 1 0暂存器暂存器C C 2 2）非编程寄存器）非编程寄存器堆栈指针：堆栈指针：SP(100)SP(100)指令计数器：指令计数器：PC(111)PC(111)程序状态字：程序状态字：PSW(101)PSW(101)只用了只用了5 5位位:暂存来自主存的源地址或源数据。暂存来自主存的源地址或源数据。暂存器暂存器D D:暂存来自主存的目的地址或目的数。暂存来自主存的目的地址或目的数。指令寄存器指令寄存器IR IR:存放现行指令存放现行指令。地址寄存器地址寄存器MARMAR数据寄存器数据寄存器MDRMDR实现实现CPUCPU与主存的接口与主存的接口地地址址寄寄存存器器MAR:MA

14、R:EMAREMAR为为高高电电平平时时,MAR,MAR内内容容送送地地址址总总线线,EMAREMAR为为低低电电平平时时,MAR,MAR与与地地址址总总线线断断开开,CPMAR,CPMAR将将内内总总线线数数据据打打入入MAR,MAR,一一个个是是电电位位型微命令型微命令,一个是脉冲型微命令。一个是脉冲型微命令。数据寄存器数据寄存器MDR:MDRMDR:MDR的控制命令见表的控制命令见表3-103-10R(R(读读)W()W(写写)CPMDR )CPMDR 操作操作X X X X 上升沿上升沿 内总线数据打入内总线数据打入MDRMDR0 0 0 MDR0 0 0 MDR输出为高阻输出为高阻0

15、 1 0 0 1 0 向数据总线输出数据向数据总线输出数据1 0 0 1 0 0 数据总线数据置入数据总线数据置入MDRMDRSN74181 4SN74181 4片片SN74182 1SN74182 1片片 (2)(2)运算部件运算部件ALUALU选择数据来源选择数据来源选择器选择器A A选择器选择器B B移位器移位器:实现实现直送、左移、右移、字节交换直送、左移、右移、字节交换 2.2.总线与数据通路结构总线与数据通路结构 为了使数据传送控制简单、集中，采用为了使数据传送控制简单、集中，采用以以ALUALU为中心的总线结构。为中心的总线结构。（1 1）组成）组成 包括四个部分：包括四个部分：

16、ALUALU部件、寄存器组、内总线、部件、寄存器组、内总线、CPUCPU与系统总与系统总线的连接。线的连接。（1616位）位）R0R3R0R3CDCDSPPCPSWMDRA移位器移位器BALUR2R0R1MI/OCB内总线内总线CR3DMARMDRIRPCSPPSWABDB控制控制逻辑逻辑 （2 2）特点）特点ALUALU为内部数据传送为内部数据传送通路的中心；通路的中心；寄存器采用寄存器采用分立结构；内总线采用单向数据总线分立结构；内总线采用单向数据总线(16(16位位)。与系统总线的连与系统总线的连接通过接通过MARMAR、MDRMDR实现实现。MDRMDR输入输入输出至输出至DBDB输出

17、至输出至ALUALU的的B B门门输出输出从内总线输入从内总线输入从从DBDB输入输入(打入打入)(置入置入)R0R3R0R3CDCDSPPCPSWMDRA移位器移位器BALUR2R0R1MI/OCB内总线内总线CR3DMARMDRIRPCSPPSWABDB控制控制逻辑逻辑 3.3.各类信息传送途径各类信息传送途径M M（1 1）指令信息）指令信息置入置入DBDBIRIR（2 2）地址信息）地址信息R0R3R0R3CDCDSPPCPSWMDRA移位器移位器BALUR2R0R1MI/OCB内总线内总线CR3DMARMDRIRPCSPPSWABDB控制控制逻辑逻辑 1 1）指令地址）指令地址 2

18、2）指令地址加）指令地址加1 1PCPC打入打入A AALUALU移移内内MARMARPCPCA AALUALU移移内内PCPCC C0 0打入打入R0R3R0R3CDCDSPPCPSWMDRA移位器移位器BALUR2R0R1MI/OCB内总线内总线CR3DMARMDRIRPCSPPSWABDB控制控制逻辑逻辑 3 3）转移地址）转移地址 寄存器寻址：寄存器寻址：R0R0打入打入B BALUALU移移内内PCPC 寄存器间址：寄存器间址：R0R0打入打入B BALUALU移移内内MARMARABABM MDBDB置入置入MDRMDRB B移、移、内内PCPCALUALUR0R3R0R3CDCD

19、SPPCPSWMDRA移位器移位器BALUR2R0R1MI/OCB内总线内总线CR3DMARMDRIRPCSPPSWABDB控制控制逻辑逻辑 4 4）操作数地址）操作数地址 寄存器间址寄存器间址：R0R0打入打入B BALUALU移移内内MARMARR0R3R0R3CDCDSPPCPSWMDRA移位器移位器BALUR2R0R1MI/OCB内总线内总线CR3DMARMDRIRPCSPPSWABDB控制控制逻辑逻辑 变址：变址：R0R0PCPCA AALUALU移移内内MARMARABABM MDBDB移移内内C CM MMDRMDRB BALUALUALUALUC CA AB B移移内内MARM

20、ARR0R3R0R3CDCDSPPCPSWMDRA移位器移位器BALUR2R0R1MI/OCB内总线内总线CR3DMARMDRIRPCSPPSWABDB控制控制逻辑逻辑（3 3）数据信息）数据信息1 1）R RR R：R0R0打入打入B BALUALU移移内内R1R1DBDBM MDBDBMDRMDRB B移、移、内内R2R2ALUALU2 2）R RM M：R0R0打入打入B BALUALU内内MDRMDR3 3）M MR R：M MR0R3R0R3CDCDSPPCPSWMDRA移位器移位器BALUR2R0R1MI/OCB内总线内总线CR3DMARMDRIRPCSPPSWABDB控制控制逻辑

21、逻辑4 4）M MM M：M(M(源源)R0R0MDRMDRDBDB内内I/OI/OALUALU5 5）R RI/OI/O：打入打入DBDBMDRMDR内内C CALUALU(计算目的地址计算目的地址)DBDBM MC CALUALU内内MDRMDR(目的目的)R0R3R0R3CDCDSPPCPSWMDRA移位器移位器BALUR2R0R1MI/OCB内总线内总线CR3DMARMDRIRPCSPPSWABDB控制控制逻辑逻辑DBDBDBDBDMADMA方式：方式：I/OI/O6 6）I/OI/OR R打入打入I/OI/OMDRMDR内内R0R0ALUALU7 7）I/OI/OM MM MR0R3

22、R0R3CDCDSPPCPSWMDRA移位器移位器BALUR2R0R1MI/OCB内总线内总线CR3DMARMDRIRPCSPPSWABDB控制控制逻辑逻辑4.4.微命令设置微命令设置(1)(1)数据通数据通路操作：路操作：ALUALU功能选择：功能选择：ALUALU输入选择：输入选择：输出移位选择：输出移位选择：结果分配：结果分配：R0R0A A、R0R0B B、S3S2S1S0S3S2S1S0、M M、C0C0不移、左移、不移、左移、CPR0CPR0、CPCCPC、CPMARCPMAR、R0R3R0R3CDCDSPPCPSWMDRA移位器移位器BALUR2R0R1MI/OCB内总线内总线C

23、R3DMARMDRIRPCSPPSWABDB控制控制逻辑逻辑(2)(2)访访M M、I/OI/O操作：操作：读读 R R地址使能地址使能 EMAREMAR写写 W W置入置入MDR SMDRMDR SMDR，1 1MARMAR向向ABAB送地址送地址0 000 MDR00 MDR与与DBDB断开断开,MARMAR与与ABAB断开断开R=1R=1读读 W=1W=1写写置入置入IR SIRIR SIRR0R3R0R3CDCDSPPCPSWMDRA移位器移位器BALUR2R0R1MI/OCB内总线内总线CR3DMARMDRIRPCSPPSWABDB控制控制逻辑逻辑3.5 3.5 组合逻辑控制方式组合

24、逻辑控制方式3.5.1 3.5.1 组合逻辑控制器时序系统组合逻辑控制器时序系统 1.1.工作周期工作周期取指周期取指周期FTFT源周期源周期STST目的周期目的周期DTDT执行周期执行周期ETET用于指令正常执行用于指令正常执行 设置设置6 6个触发器分别作为各周期状态标志，个触发器分别作为各周期状态标志，触发器为触发器为1 1，工作周期开始，触发器为，工作周期开始，触发器为0 0工作工作周期结束。周期结束。用于用于I/OI/O传送控制传送控制 在整个指令周期中，任何时候必须、且只在整个指令周期中，任何时候必须、且只能有一个工作周期状态标志为能有一个工作周期状态标志为“1”1”。中断周期中断

25、周期ITITDMADMA周期周期DMATDMAT图图3-34 CPU3-34 CPU控制流程控制流程(工作周期转换工作周期转换)FT FT双双单单转转SRSR ST STDRDR DT DT ET ET DMAT DMATDMADMA请求？请求？中断请求？中断请求？IT ITSRSRDRDRY YN NY YN NSR,DR:操作数寄存器寻址 1 1）取指周期）取指周期FTFT 从从M M取出指令并译码；修改取出指令并译码；修改PCPC。公操作公操作 取指结束时，按操作码和寻址方式取指结束时，按操作码和寻址方式(R/(R/非非R R寻址寻址)转相应工作周期。转相应工作周期。按寻址方式按寻址方式

26、(非非R R寻址寻址)形成源地址，从形成源地址，从M M取出源操作数，暂存于取出源操作数，暂存于C C。2 2）源周期）源周期STST 3 3）目的周期）目的周期DTDT 按寻址方式按寻址方式(非非R R寻址寻址)形成目的地址，或形成目的地址，或从从M M取出目的操作数，暂存于取出目的操作数，暂存于D D。4 4）执行周期）执行周期ETET 按操作码完成相应操作按操作码完成相应操作(传送、运算、取传送、运算、取转移地址送入转移地址送入PCPC、返回地址压栈保存返回地址压栈保存)；后；后续指令地址送入续指令地址送入MARMAR。5 5）中断周期）中断周期ITIT ITIT指指CPUCPU响应中断

27、请求后，到执行中断服响应中断请求后，到执行中断服务程序前。要关中断、保存断点和务程序前。要关中断、保存断点和PSWPSW、转服转服务程序入口。务程序入口。6 6）DMADMA周期周期DMATDMAT DMATDMAT指指CPUCPU响应响应DMADMA请求后，到传送完一次请求后，到传送完一次数据。数据。DMADMA控制器接管总线权，控制直传。控制器接管总线权，控制直传。1 1）时钟周期时间：）时钟周期时间：1 1微秒完成一步操作：微秒完成一步操作：一一次次从从M M读读出出，并并经经数数据据通通路路传传送送的的操操作作；或或一一次次数数据据通通路路传传送送操操作作；或或一一次次向向M M写写入

28、入的的操作。操作。.2.2.时钟周期时钟周期(节拍节拍)T)T 模型机以访存时间作为一步操作时间。模型机以访存时间作为一步操作时间。一个总线周期等于一个时钟周期，可根据需一个总线周期等于一个时钟周期，可根据需要扩展。要扩展。2 2）时钟周期数：）时钟周期数：每个工作周期第一拍每个工作周期第一拍T=0T=0每开始一个新节拍每开始一个新节拍T T计数计数工作周期结束时工作周期结束时T T清清0 0一个工作周期中的时钟数一个工作周期中的时钟数可变可变。用用计数器计数器T T控制节拍数控制节拍数每个时钟结束时设置一个脉冲。每个时钟结束时设置一个脉冲。(见图见图3-36)3-36)3.3.工作脉冲工作脉

29、冲P P1ST TP P打入寄存器打入寄存器进行时序转换进行时序转换（周期状态设置周期状态设置/清除，时钟清除，时钟T T计数计数/清除）。清除）。将计数值译码，可产生节拍电位将计数值译码，可产生节拍电位(见图见图3-35)3-35)。3.5.2 3.5.2 指令流程图与操作时间表指令流程图与操作时间表 拟定指令流程：拟定指令流程：确定各工作周期中每拍完成的具体操作确定各工作周期中每拍完成的具体操作（寄存器传送级）。（寄存器传送级）。列操作时间表：列操作时间表：列出每一步操作所需的微命令及产生条件。列出每一步操作所需的微命令及产生条件。1.1.取指取指周期周期FTFT 1 1）进入）进入FTF

30、T的方式和条件的方式和条件 图图3-37 FT3-37 FT状态触发器初始化状态触发器初始化(加电和复位加电和复位)时置入时置入FTFT，程序正常运行时同步打入程序正常运行时同步打入FTFT。FTFTS SR RD DC CQ QQ Q总清总清1 11 FT1 FTCPFTCPFT1送 FT=ET(1送DMAT 与 1送IT)+IT+DMAT(1送DMAT与 1送IT)2 2）流程图）流程图 图图3-383-38 FT0FT0：PC+1 PCPC+1 PCM M IRIR 3 3）操作时间表）操作时间表 见表见表3-113-11 工作周期中，每拍结束时发工作周期中，每拍结束时发CPTCPT；工

31、作周期结束时，工作周期结束时，5 5个时序打入命令都发。个时序打入命令都发。1 ST1 STFT0FT0：电位型微命令电位型微命令脉冲型微命令脉冲型微命令M IRM IREMAR,EMAR,R,R,SIRSIRPC+1 PCPC+1 PCPC A,PC A,A+1,A+1,DMDMCPPCCPPC1 DT1 DT1 ET1 ET或或 或或 CPFT(P)CPFT(P)CPST(P)CPST(P)CPDT(P)CPDT(P)CPET(P)CPET(P)CPT(P)CPT(P)计数计数转换转换 2.2.传送指令传送指令1）流程图）流程图图图3-39FT0FT0：PC+1 PCPC+1 PCM IR

32、M IR，例例1 1：MOV R0MOV R0，R1R1；源数源数ET0ET0：R1 R0R1 R0PC MARPC MARET1ET1：例例2 2：MOV(R0),(R1)MOV(R0),(R1)；FT0FT0：M IRM IR，PC+1 PCPC+1 PCST0ST0：R1 MARR1 MARST1ST1：M MDR CM MDR CDT0DT0：R0 MARR0 MAR目的地址目的地址ET0ET0：C MDRC MDRET1ET1：MDR MMDR MET2ET2：PC MARPC MAR例例3 3：MOV X(R0),X(R1)MOV X(R0),X(R1)；FT0FT0：M IRM

33、IRPC+1 PCPC+1 PC形地形地取源操作数，暂取源操作数，暂存于存于C C，需，需5 5步。步。PC+1 PCPC+1 PCST0ST0：PC MARPC MARDT1DT1：M MDR CM MDR CDT0DT0：C MDRC MDR源数源数ET0ET0：C+R1 MARC+R1 MARET1ET1：MDR MMDR MET2ET2：PC MARPC MARPC+1 PCPC+1 PC例例3 3：MOV X(R0),X(R1)MOV X(R0),X(R1)；FT0FT0：M IRM IRM MDR CM MDR CST1ST1：ST2ST2：ST3ST3：ST4ST4：PC MAR

34、PC MARM MDR DM MDR D形地形地PC+1 PCPC+1 PCDT2DT2：DT3DT3：D+R0 MARD+R0 MAR目的地址目的地址取取目目的的地地址址，暂暂存于存于MARMAR，需，需4 4步。步。源数送存储器，源数送存储器，需需3 3步。步。2 2）操作时间表）操作时间表 见表见表3-123-12例：例：MOV(R1)MOV(R1)，(SP)+(SP)+；FT0FT0：M IRM IRSP MARSP MARM MDR CM MDR CPC+1 PCPC+1 PCCPPCCPPCST0ST0：SP+1 SPSP+1 SPEMAREMAR R R SMDRSMDR MDR

35、 BMDR B 输出输出B BDMDMCPCCPCSP ASP AA+1A+1 DMDM CPSPCPSPEMAREMARPC APC A A+1A+1R RSIRSIRDMDM1 ST1 STCPFT(P)CPFT(P)CPET(P)CPET(P)CPT(P)CPT(P)DMDM CPMARCPMAR输出输出A ASP ASP AT+1T+1CPT(P)CPT(P)T+1T+1 CPT(P)CPT(P)ST1ST1：ST2ST2：1 DT1 DTCPFT(P)CPFT(P)CPET(P)CPET(P)CPT(P)CPT(P)ET1ET1：MDR MMDR MPC MARPC MARET2ET

36、2：EMAREMARW WT+1T+1 CPT(P)CPT(P)DMDM CPMARCPMAR输出输出A APC APC A1 FT1 FTCPFT(P)CPFT(P)CPET(P)CPET(P)CPT(P)CPT(P)DT0DT0：R1 MARR1 MARDMDM CPMARCPMAR输出输出A AR1 AR1 AT+1T+1CPT(P)CPT(P)1 ET1 ETCPFT(P)CPFT(P)CPET(P)CPET(P)ET0ET0：C MDRC MDRC BC B 输出输出B B DMDM CPMDRCPMDRCPT(P)CPT(P)3.3.双操作数指令双操作数指令 图图3-403-40取

37、目的数，暂存于取目的数，暂存于D D。例：例：ADD X(R1),(PC)+ADD X(R1),(PC)+；FT0FT0：M IRM IR，PC+1 PCPC+1 PC立即数立即数ST0ST0：PC MARPC MARST1ST1：M MDR CM MDR CST2ST2：PC+1 PCPC+1 PCDT0DT0：PC MARPC MARDT1DT1：M MDR DM MDR DDT2DT2：PC+1 PCPC+1 PC形式地址形式地址DT3DT3：D+R1 MARD+R1 MARDT4DT4：M MDR DM MDR D目的数目的数ET0ET0：C+D MDRC+D MDRET1ET1：MD

38、R MMDR MET2ET2：PC MARPC MAR4.4.单操作数指令单操作数指令FT0FT0：M IRM IR，例：例：COM-(R0)；图；图3-41DT0DT0：R0-1 R0R0-1 R0、MARMARDT1DT1：M MDR DM MDR DET0ET0：ET1ET1：MDR MMDR MET2ET2：PC MARPC MARPC+1 PCPC+1 PCD MDRD MDR5.5.转移转移-返回指令返回指令 图图3-423-42无条件无条件转移和转移和条件转条件转移移SKP SKP 跳过下条指令执行。跳过下条指令执行。R R从从R取转移地址。取转移地址。（R R）按按R指示从指示

39、从M取转移地址。取转移地址。（R)+R)+按按R指示从指示从M取转移地址取转移地址,修改修改R。（SP)+SP)+从堆栈取返回地址从堆栈取返回地址,修改修改SP。X(PC)X(PC)以以PC內容为基准转移。內容为基准转移。FT0FT0：M IRM IR，例例1 1：JMP R0JMP R0；SP+1 SPSP+1 SP、MARMARM MDR PCM MDR PCET0ET0：ET1ET1：SP MARSP MARET2ET2：R0 PCR0 PCPC+1 PCPC+1 PC无条件和条无条件和条件转子：件转子：R R（R R）（R)+R)+（SP)+SP)+（PC)+PC)+入口在入口在R R

40、中中例例2 2：RST(SP)+RST(SP)+；FT0FT0：M IRM IR，PC+1 PCPC+1 PCET0ET0：、MARMAR例例3 3：JMP X(PC)JMP X(PC)；FT0FT0：M IRM IR，PC+1 PCPC+1 PCET0ET0：PC MARPC MARET1ET1：M MDR CM MDR C位移量位移量ET2ET2：PC+C PCPC+C PC、MARMAR6.6.转子指令转子指令 图图3-433-43入口在入口在M M中中入口在堆栈中入口在堆栈中SP-1 SPSP-1 SPMDR MMDR MST1ST1：PC MDRPC MDR 在在STST形成子程序入

41、口；在形成子程序入口；在ETET保存返回地址，保存返回地址，并转子程序入口。并转子程序入口。ST0ST0：、MARMAR例：例：JSR JSR（R2R2）；）；FT0FT0：M IRM IR，PC+1 PCPC+1 PCET0ET0：R2 MARR2 MARET1ET1：M MDR CM MDR C子程序子程序入口入口C PCC PC、MARMAR返回地返回地址压栈址压栈ET2ET2：ET3ET3：7.7.中断周期中断周期IT IT 图图3-443-44中断周期流程图中断周期流程图 (1)(1)中断响应中断响应 在指令周期末检测到中断请求信号在指令周期末检测到中断请求信号,如满足响应如满足响应

42、中断的条件中断的条件(如没有如没有DMADMA请求请求,中断请求优先权高于现中断请求优先权高于现行程序行程序,执行的是非停机指令等执行的是非停机指令等),),则形成进入中断周则形成进入中断周期的条件。期的条件。(2)(2)中断流程中断流程ITIT操作依靠硬件完成操作依靠硬件完成,称为隐指令操作称为隐指令操作.IT0:IT0:一是一是关中断关中断(0(0送送I),I),二是二是修改修改SPSP(SP-1(SP-1送送SPSP和和MAR),IT1,IT2:MAR),IT1,IT2:保存保存PCPC的内容到主存的内容到主存(栈顶单元栈顶单元),),即即PCPC经经MDRMDR送送M M。IT3:IT

43、3:中断中断向量地址送向量地址送MARMAR,寻找中断程序入口寻找中断程序入口.IT4:IT4:中断程序中断程序入口送入口送PCPC和和MAR,1MAR,1送送FTFT。8.DMA8.DMA周期周期 图图3-45 DMA3-45 DMA周期流程图周期流程图 (1)DMA(1)DMA响应响应 一一般般在在总总线线周周期期末末检检测测和和响响应应DMADMA请请求求，模模型型机机放放在在指指令令周周期期末末，在在满满足足条条件件时时发发DACKDACK信信号号，建建立立1 1送送DMATDMAT。(2)DMAT(2)DMAT CPU CPU放弃总线控制权，放弃总线控制权，DMADMA控制器接管总线

44、，控制器接管总线，控制控制数据传送，数据传送，DMATDMAT结束时，建立结束时，建立1 1送送FTFT。(3)(3)恢复原程序执行恢复原程序执行 DMADMA控制器放弃总线，控制器放弃总线，CPUCPU接管总线控制接管总线控制权。权。9.9.启动与复位启动与复位 计算机启动与复位时会产生总清信号计算机启动与复位时会产生总清信号,有有以下两种情况以下两种情况:(1)(1)加电加电 刚加上电源达到正常工作电压时。刚加上电源达到正常工作电压时。(2)(2)按复位键按复位键 按按RESTREST键，要求程序从头开始。键，要求程序从头开始。总清信号使总清信号使 PC=0PC=0，MAR=0MAR=0，

45、FT=1FT=10 0号单元放号单元放JMPJMP指令，指令，1 1号单元放号单元放OSOS入口。入口。3.5.3 3.5.3 微命令的综合与产生微命令的综合与产生 归纳微命令，综合化简条件，用组合逻归纳微命令，综合化简条件，用组合逻辑电路实现。辑电路实现。1.1.微命令逻辑条件的综合化简微命令逻辑条件的综合化简 分析微操作时间表，归纳出所有的微命分析微操作时间表，归纳出所有的微命令令(电位型和脉冲型两种电位型和脉冲型两种)，再根据微命令产，再根据微命令产生的条件写出每个微命令的逻辑表达式。生的条件写出每个微命令的逻辑表达式。时间条件时间条件:机器周期，节拍电位，工作脉机器周期，节拍电位，工作

46、脉冲。冲。逻辑条件逻辑条件:操作码，操作码，PSWPSW状态字，寻址方状态字，寻址方式，寄存器编号等。式，寄存器编号等。例：例：读读命命令令R R=FT=FT0 0+MOV(ST+MOV(ST1 1+ST+ST4 4+)+)+CPRCPR0 0 =MOV ST=MOV ST0 0(IR(IR5 5 IR IR4 4 IRIR3 3)X P+)X P+CPPCCPPC =FT=FT0 0 P+MOV(ST P+MOV(ST2 2+DT+DT1 1)X P+)X P+2.逻辑实现逻辑实现 用用一一组组门门电电路路实实现现所所有有的的微微命命令令逻逻辑辑表表达达式式，构构成成组组合合逻逻辑辑控控制制

47、器器的的核核心心，也也可可采采用用PLAPLA产生微命令，产生微命令，使电路结构得到简化。使电路结构得到简化。缺点缺点:1)1)设计不规整设计不规整,设计复杂设计复杂,繁琐繁琐,设计效率设计效率低，检查调试困难。低，检查调试困难。2)2)灵活性差，不易修改扩充。灵活性差，不易修改扩充。优点优点:速度快，用于低档机成本低。用于高速速度快，用于低档机成本低。用于高速计算机，计算机，RISCRISC，低档机。低档机。3.6 3.6 微程序控制方式微程序控制方式3.6.1 3.6.1 微程序控制的基本原理微程序控制的基本原理 1.1.基本思想基本思想 2)2)若干微指令组成若干微指令组成一段微程序一段

48、微程序，解释执行，解释执行一条机器指令一条机器指令；3)3)微程序事先存放在微程序事先存放在控制存储器控制存储器中，执行中，执行机器指令时再取出。机器指令时再取出。将存储逻辑引入将存储逻辑引入CPU,CPU,将程序设计技术引将程序设计技术引入入CPUCPU构成级。构成级。1)1)若干微命令编制成若干微命令编制成一条微指令一条微指令，控制实现，控制实现一步操作一步操作；2.2.逻辑组成逻辑组成 8686页图页图3-93-9主要部件主要部件(微命令产生部件微命令产生部件):):（1 1）控制存储器）控制存储器CMCM微地址微地址形成电路形成电路IRPSWPC微地址寄存器微地址寄存器AR控制存储器控

49、制存储器CM译码器译码器微命令序列微命令序列微命令字段微命令字段 微地址字段微地址字段IR功能：功能：存放微程序存放微程序。每个单元放一条微指令，。每个单元放一条微指令，CM CM 属属于于CPUCPU，不属于主存储器不属于主存储器,高速高速ROMROM构成。构成。（2 2）微指令寄存器）微指令寄存器 IR及译码器及译码器微地址微地址形成电路形成电路IRPSWPC微地址寄存器微地址寄存器AR控制存储器控制存储器CM译码器译码器微命令序列微命令序列微命令字段微命令字段 微地址字段微地址字段IR功能：功能：存放现行微指令存放现行微指令。微命令字段：微命令字段：(微操作控制字微操作控制字段段)提供一

50、步操作所需的微命令提供一步操作所需的微命令。微地址字段：微地址字段：(顺序控制字段顺序控制字段)指明后续微地址的形成方式。指明后续微地址的形成方式。提供微地址的给定部分。提供微地址的给定部分。（3 3）微地址形成电路和微地址寄存器）微地址形成电路和微地址寄存器AR微地址微地址形成电路形成电路IRPSWPC微地址寄存器微地址寄存器AR控制存储器控制存储器CM译码器译码器微命令序列微命令序列微命令字段微命令字段 微地址字段微地址字段IR功能：功能：提供两类微地址提供两类微地址。微程序入口地址：微程序入口地址：由机器指令由机器指令操作码操作码形成。形成。后续微地址：后续微地址：由由微地址字段、现行微