数字电子技术 -第05章 时序逻辑电路-计数器.ppt

《数字电子技术 -第05章 时序逻辑电路-计数器.ppt》由会员分享，可在线阅读，更多相关《数字电子技术 -第05章 时序逻辑电路-计数器.ppt（38页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计数器计数器用以统计输入脉冲用以统计输入脉冲CPCP个数的电路。个数的电路。5.2 5.2 计数器计数器计数器的分类：计数器的分类：（2 2）按按数数字字的的增增减减趋趋势势可可分分为为加加法法计计数数器器、减减法计数器和可逆计数器。法计数器和可逆计数器。（1 1）按按计计数数进进制制可可分分为为二二进进制制计计数数器器和和非非二二进进制计数器。制计数器。非二进制计数器中最典型的是十进制计数器。非二进制计数器中最典型的是十进制计数器。（3 3）按按计计数数器器中中触触发发器器翻翻转转是是否否与与计计数数脉脉冲冲同同步分为同步计数器和异步计数器。步分为同步计数器和异步计数器。一、二进制计数器一、

2、二进制计数器1 1二进制异步计数器二进制异步计数器 （1 1）二进制异步加法计数器（）二进制异步加法计数器（4 4位）位）工作原理：工作原理：4个个JK触发器都接成触发器都接成T触发器。触发器。每当每当Q2由由1变变0，FF3向相反的状态翻转一次。向相反的状态翻转一次。每来一个每来一个CP的下降沿时，的下降沿时，FF0向相反的状态翻转一次；向相反的状态翻转一次；每当每当Q0由由1变变0，FF1向相反的状态翻转一次；向相反的状态翻转一次；每当每当Q1由由1变变0，FF2向相反的状态翻转一次；向相反的状态翻转一次；用用“观察法观察法”作出该电路的时序波形图和状态图。作出该电路的时序波形图和状态图。

3、由由时时序序图图可可以以看看出出，Q0 0、Ql、Q2 2、Q3 3的的周周期期分分别别是是计计数数脉脉冲冲(CP)周周期的期的2 2倍、倍、4 4倍、倍、8 8倍、倍、1616倍，因而计数器也可作为分频器。倍，因而计数器也可作为分频器。（2 2）二进制异步减法计数器）二进制异步减法计数器用用4 4个上升沿触发的个上升沿触发的D触发器组成的触发器组成的4 4位异步二进制减法计数器。位异步二进制减法计数器。工作原理：工作原理：D触发器也都接成触发器也都接成T触发器触发器。由由于于是是上上升升沿沿触触发发，则则应应将将低低位位触触发发器器的的Q端端与与相相邻邻高高位位触触发发器器的时钟脉冲输入端相

4、连，即从的时钟脉冲输入端相连，即从Q端取借位信号。端取借位信号。它也同样具有分频作用。它也同样具有分频作用。二进制异步减法计数器的二进制异步减法计数器的时序波形图和状态图。时序波形图和状态图。在在异异步步计计数数器器中中，高高位位触触发发器器的的状状态态翻翻转转必必须须在在相相邻邻触触发发器器产产生生进进位位信信号号（加加计计数数）或或借借位位信信号号（减减计计数数）之之后后才才能能实实现现，所所以以工工作作速速度度较较低低。为为了提高计数速度，可采用同步计数器。了提高计数速度，可采用同步计数器。2 2二进制同步计数器二进制同步计数器（1 1）二进制同步加法计数器）二进制同步加法计数器 由于该

5、计数器的由于该计数器的翻转规律性较强，只翻转规律性较强，只需用需用“观察法观察法”就可就可设计出电路：设计出电路：因为是因为是“同步同步”方式，方式，所以将所有触发器的所以将所有触发器的CPCP端连在一起，接计端连在一起，接计数脉冲。数脉冲。然后分析状态图，然后分析状态图，选择适当的选择适当的JKJK信号。信号。计数脉计数脉冲序号冲序号电电 路路 状状 态态等效十等效十进制数进制数Q3 Q2 Q1 Q00123456789101112131415160 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0

6、 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 001234567891011121314150分析状态图可见：分析状态图可见：FF0 0：每来一个每来一个CP，向相反的状态翻转一次。所以选：向相反的状态翻转一次。所以选：J0 0=K0 0=1=1FF1 1：当：当Q0 0=1=1时，来一个时，来一个CP，向相反的状态翻转一次。向相反的状态翻转一次。所以选：所以选：J1 1=K1 1=Q0 0FF2 2：当：当Q0 0Q1 1=1=1时，时，来一个来一个CP，向相反的状态翻转一次。向相反的状态翻转一次。所以选：所以选：J2 2=K2 2=Q0 0Q1

7、1FF3 3：当当Q0 0Q1 1Q2 2=1=1时，时，来一个来一个CP，向相反的状态翻转一次。向相反的状态翻转一次。所以选：所以选：J3 3=K3 3=Q0 0Q1 1Q2 2（2 2）二进制同步减法计数器）二进制同步减法计数器分分析析4 4位位二二进进制制同同步步减减法法计计数数器器的的状状态态表表，很很容容易易看看出出，只只要要将将各各触触发器的驱动方程改为：发器的驱动方程改为：将将加加法法计计数数器器和和减减法法计计数数器器合合并并起起来来，并并引引入入一一加加/减减控控制制信信号号X便便构构成成4 4位二进制同步可逆计数器，各触发器的驱动方程为：位二进制同步可逆计数器，各触发器的驱

8、动方程为：就构成了就构成了4 4位二进制同步减法计数器。位二进制同步减法计数器。（3 3）二进制同步可逆计数器）二进制同步可逆计数器 当当控控制制信信号号X=1时时，FF1FF3中中的的各各J、K端端分分别别与与低低位位各各触触发发器器的的Q端相连，作加法计数。端相连，作加法计数。作出二进制同步可逆计数器的逻辑图：作出二进制同步可逆计数器的逻辑图：实现了可逆计数器的功能。实现了可逆计数器的功能。当当控控制制信信号号X=0时时，FF1FF3中中的的各各J、K端端分分别别与与低低位位各各触触发发器器的端相连，作减法计数。的端相连，作减法计数。3 3集成二进制计数器举例集成二进制计数器举例 （1 1

9、）4 4位二进制同步加法计数器位二进制同步加法计数器7416174161CTT CTP CO CR 异步清零。异步清零。7416174161具有以下功能：具有以下功能：计数。计数。同步并行预置数。同步并行预置数。CO为进位输出端。为进位输出端。保持。保持。01111CR清零清零0111LD预置预置 0 01 1CTP CTT使能使能CP时钟时钟 d3 d2 d1 d0 D3 D2 D1 D0预置数据输入预置数据输入0 0 0 0d3 d2 d1 d0保保 持持保保 持持计计 数数Q3 Q2 Q1 Q0输出输出工作模式工作模式异步清零异步清零同步置数同步置数数据保持数据保持数据保持数据保持加法计

10、数加法计数7416174161的功能表的功能表CTP CO CRCTTLDCTPCTTCOCR（2）4位二进制同步可逆计数器位二进制同步可逆计数器741910111LD预置预置100CT使能使能01D/U加加/减控制减控制CP时钟时钟d3 d2 d1 d0 D3 D2 D1 D0预置数据输入预置数据输入d3 d2 d1 d0保保 持持计计 数数计计 数数Q3 Q2 Q1 Q0输输 出出工作模式工作模式异步置数异步置数数据保持数据保持加法计数加法计数减法计数减法计数74191的功能表的功能表CO/BOCTCO/BOCT二、非二进制计数器二、非二进制计数器N进制计数器又称模进制计数器又称模N计数器

11、。计数器。当当N=2n时，就是前面讨论的时，就是前面讨论的n位二进制计数器；位二进制计数器；当当N2n时时，为为非非二二进进制制计计数数器器。非非二二进进制制计计数数器中最常用的是十进制计数器。器中最常用的是十进制计数器。1 1 84218421BCD码同步十进制加法计数器码同步十进制加法计数器用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。（1）写出驱动方程：）写出驱动方程：然后将各驱动方程代入然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程触发器的特性方程，得各触发器的次态方程:（2）转换成次态方程：）转换成次态方程

12、：先写出先写出JK触发器的特性方程触发器的特性方程（3）作状态转换表。）作状态转换表。设初态为设初态为Q3 3Q2 2Q1 1Q0 0=0000=0000，代入次态方程进行计算，得状态转换表。代入次态方程进行计算，得状态转换表。现现 态态次次 态态Q3 n Q2 n Q1 n Q0 n Q3 n+1 Q2 n+1 Q1 n+1 Q0 n+1 0 0 0 010000 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1010011000010000010100110111000011001（4 4）作状态图）作状态图 和时序

13、图。和时序图。（5）检查电路能否自启动）检查电路能否自启动 用用同同样样的的分分析析方方法法分分别别求求出出6种种无无效效状状态态下下的的次次态态，得得到到完完整整的的状状态态转转换图。换图。由由于于电电路路中中有有4个个触触发发器器，它它们们的的状状态态组组合合共共有有16种种。而而在在8421BCD码码计计数器中只用了数器中只用了10种，称为有效状态。其余种，称为有效状态。其余6种状态称为无效状态。种状态称为无效状态。当当由由于于某某种种原原因因，使使计计数数器器进进入入无无效效状状态态时时，如如果果能能在在时时钟钟信信号号作作用用下，最终进入有效状态，我们就称该电路具有下，最终进入有效状

14、态，我们就称该电路具有自启动自启动能力能力。可见，该计数器能够自启动。可见，该计数器能够自启动。28421BCD码异步十进制加法计数器码异步十进制加法计数器CP2 2=Q1 1 （当（当FF1 1的的Q1 1由由1010时，时，Q2 2才可能改变状态。）才可能改变状态。）用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：（1 1）写出各逻辑方程式。）写出各逻辑方程式。时钟方程：时钟方程：CP0 0=CP （时钟脉冲源的下降沿触发。）时钟脉冲源的下降沿触发。）CP1 1=Q0 0 （当（当FF0 0的的Q0 0由由1010时，时，Q1 1

15、才可能改变状态。才可能改变状态。)CP3 3=Q0 0 （当（当FF0 0的的Q0 0由由1010时，时，Q3 3才可能改变状态才可能改变状态)各触发器的驱动方程：各触发器的驱动方程：（2）将各驱动方程代入）将各驱动方程代入JK触发器的特性方程，得各触发器的次触发器的特性方程，得各触发器的次态方程：态方程：（CP由由10时此式有效）时此式有效）（Q0由由10时此式有效）时此式有效）（Q1由由10时此式有效）时此式有效）（Q0由由10时此式有效）时此式有效）（3）作状态转换表。）作状态转换表。设初态为设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表。代入次态方程进行计算，得

16、状态转换表。（CP由由10时）时）（Q0由由10时）时）（Q1由由10时）时）（Q0由由10时）时）现现 态态次次 态态时钟脉冲时钟脉冲Q3 n Q2 n Q1 n Q0Q3 n+1 Q2 n+1 Q1 n+1 Q0 n+1 CP3 CP2 CP1 CP00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 110000100110000100000101001101110000110010000000000000000013 3集成十进制计数器举例集成十进制计数器举例（1 1）84218421BCD码同步加法

17、计数器码同步加法计数器741607416001111CR清零清零0111LD预置预置 0 01 1CTP CTT使能使能CP时钟时钟 d3 d2 d1 d0 D3 D2 D1 D0预置数据输入预置数据输入0 0 0 0d3 d2 d1 d0保保 持持保保 持持十进制计十进制计 数数Q3 Q2 Q1 Q0输出输出工作模式工作模式异步清零异步清零同步置数同步置数数据保持数据保持数据保持数据保持加法计数加法计数7416074160的功能表的功能表CR LDCTTCTPCOCOCRLDCTTCTP（2 2）二）二五五十进制异步加法计数器十进制异步加法计数器7429074290二进制计数器的时钟输入端为

18、二进制计数器的时钟输入端为CP1 1，输出端为输出端为Q0 0；五进制计数器的时钟输入端为五进制计数器的时钟输入端为CP2 2，输出端为输出端为Q1 1、Q2 2、Q3 3。7429074290包含一个独立的包含一个独立的1 1位二进制计数器和一个独立的五进制计数器。位二进制计数器和一个独立的五进制计数器。如如果果将将Q0 0与与CP2 2相相连连，CP1 1作作时时钟钟输输入入端端，Q0 0Q3 3作作输输出出端端，则则为为84218421BCD码码十十进进制制计计数数器器。如如果果将将Q3与与CP1相相连连，CP2作作时时钟钟输输入入端端，从从高高位位到低位的到低位的输输出出为为Q0 Q3

19、 Q2 Q1 时时，则则构成构成5421BCD码码十十进进制制计计数器。数器。7429074290的功能：的功能：异步清零。异步清零。计数。计数。异步置数（置异步置数（置9 9）。）。复位输入复位输入置位置位输入输入时时 钟钟输输 出出工作模式工作模式R0（1）R0（2）R9（1）R9（2）CPQ3 Q2 Q1 Q01 11 10 00 0 0 00 0 0 0异步清零异步清零0 01 11 11 0 0 11 0 0 1异步置数异步置数0 0 0 00 00 0计计 数数计计 数数计计 数数计计 数数加法计数加法计数三、集成计数器的应用三、集成计数器的应用（1 1）同步级联。）同步级联。例例

20、：用用两两片片4 4位位二二进进制制加加法法计计数数器器7416174161采采用用同同步步级级联联方方式式构构成成的的8 8位位二进制同步加法计数器，模为二进制同步加法计数器，模为161616=25616=256。1 1计数器的级联计数器的级联CTP COCRCTTLDCTP COCRCTTLD（2 2）异步级联）异步级联 例例：用用两两片片74191采采用用异异步步级级联联方方式式构构成成8位位二二进进制制异步可逆计数器。异步可逆计数器。CO/BOCTCO/BOCTCTRCRCLD（3）用计数器的输出端作进位）用计数器的输出端作进位/借位端借位端有的集成计数器没有进位有的集成计数器没有进位

21、/借位输出端，这时可根据具体情况，借位输出端，这时可根据具体情况，用计数器的输出信号用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位产生一个进位/借位。借位。例：用两片例：用两片74290采用异步级联方式组成的二位采用异步级联方式组成的二位8421BCD码十进制码十进制加法计数器。加法计数器。模为模为1010=1002 2组成任意进制计数器组成任意进制计数器（1）异步清零法）异步清零法适用于具有异步清零端的集成计数器。适用于具有异步清零端的集成计数器。例：用集成计数器例：用集成计数器74161和与非门组成的和与非门组成的6进制计数器。进制计数器。CTP COCRCTTLD（2）同步清零法）

22、同步清零法同步清零法适用于具有同步清零端的集成计数器。同步清零法适用于具有同步清零端的集成计数器。例：用集成计数器例：用集成计数器74163和与非门组成的和与非门组成的6进制计数器。进制计数器。CTP COCRCTTLD（3）异步预置数法）异步预置数法异步预置数法适用于具有异步预置端的集成计数器。异步预置数法适用于具有异步预置端的集成计数器。例：用集成计数器例：用集成计数器74191和与非门组成的余和与非门组成的余3码码10进制计数器。进制计数器。CO/BOCT（4）同步预置数法）同步预置数法同步预置数法适用于具有同步预置端的集成计数器。同步预置数法适用于具有同步预置端的集成计数器。例：用集成

23、计数器例：用集成计数器74160和与非门组成的和与非门组成的7进制计数器。进制计数器。CTP COCRCTTLD例例6.3.16.3.1 用用7416074160组成组成4848进制计数器。进制计数器。先将两芯片采用同步级联方式连接成先将两芯片采用同步级联方式连接成100100进制计数器，进制计数器，然后再用异步清零法组成然后再用异步清零法组成4848进制计数器。进制计数器。解：解：因为因为N4848，而而7416074160为模为模1010计数器，所以要用两片计数器，所以要用两片7416074160构成构成.。CTP COCRCTTLDCTP COCRCTTLD3 3组成分频器组成分频器前前

24、面面提提到到，模模N计计数数器器进进位位输输出出端端输输出出脉脉冲冲的的频频率率是是输输入入脉脉冲冲频率的频率的1/1/N，因此可用模因此可用模N计数器组成计数器组成N分频器。分频器。解解：因因为为32768=232768=21515，经经1515级级二二分分频频，就就可可获获得得频频率率为为1 1Hz的的脉脉冲冲信信号。因此将四片号。因此将四片7416174161级联，从高位片（级联，从高位片（4 4）的）的Q2 2输出即可。输出即可。例例6.3.26.3.2 某某石石英英晶晶体体振振荡荡器器输输出出脉脉冲冲信信号号的的频频率率为为3276832768Hz，用用7416174161组成分频器

25、，将其分频为频率为组成分频器，将其分频为频率为1 1Hz的脉冲信号。的脉冲信号。CTP COCRCTTLDCTP COCRCTTLDCTP COCRCTTLDCTP COCRCTTLD4 4组成序列信号发生器组成序列信号发生器序列信号序列信号在时钟脉冲作用下产生的一串周期性的二进制信号在时钟脉冲作用下产生的一串周期性的二进制信号。例：用例：用74161及门电路构成序列信号发生器。及门电路构成序列信号发生器。其中其中74161与与G1构成了一个模构成了一个模5计数器。计数器。，因此，这是一个，因此，这是一个01010序列信号发生器，序列长度序列信号发生器，序列长度P=5。01010Z输出输出0

26、0 1 0 1 00 1 11 0 00 0 0 Q1 n+1 Q1 n+1 Q0 n+1 次次 态态0 0 0 0 0 10 1 00 1 11 0 0 Q2 n Q1 n Q0 n 现现 态态状状 态态 表表CTP COCRCTTLD 例例6.3.3 试用计数器试用计数器74161和数据选择器设计一个和数据选择器设计一个01100011序列发生器。序列发生器。解解：由由于于序序列列长长度度P=8，故故将将74161构构成成模模8计计数数器器，并并选选用数据选择器用数据选择器74151产生所需序列。产生所需序列。CTP COCRCTTLD5组成脉冲组成脉冲 分配器分配器CTP COCRCTTLD