时序逻辑电路的分析与设计.ppt

《时序逻辑电路的分析与设计.ppt》由会员分享，可在线阅读，更多相关《时序逻辑电路的分析与设计.ppt（40页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第六章第六章 时序逻辑电路的分析与设计时序逻辑电路的分析与设计6.1 时序时序逻辑电路的基本概念逻辑电路的基本概念6.2 时序逻辑电路的分析方法时序逻辑电路的分析方法 6.3 同步时序同步时序逻辑电路的设计方法逻辑电路的设计方法教学要求教学要求 掌握同步时序逻辑电路的分析方法。掌握同步时序逻辑电路的分析方法。掌握同步时序逻辑电路的分析方法。掌握同步时序逻辑电路的分析方法。了解异步时序电路的分析方法。了解异步时序电路的分析方法。了解异步时序电路的分析方法。了解异步时序电路的分析方法。重点：重点：重点：重点：同步时序逻辑电路的分析。同步时序逻辑电路的分析。同步时序逻辑电路的分析。同步时序逻辑电路的

2、分析。难点：难点：难点：难点：同步时序逻辑电路的分析。同步时序逻辑电路的分析。同步时序逻辑电路的分析。同步时序逻辑电路的分析。作业：作业：作业：作业：P234 6.2.5 6.2.8 P234 6.2.5 6.2.8 时序电路必然时序电路必然具有记忆功能，因具有记忆功能，因而组成时序电路的而组成时序电路的基本单元是触发器基本单元是触发器。一、时序逻辑电路的特点一、时序逻辑电路的特点 在数字电路中，凡是任一时刻的稳定输在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且出不仅决定于该时刻的输入，而且还和电路还和电路原来的状态有关原来的状态有关者，都叫做时序逻辑电路，者，都叫做时序逻辑

3、电路，简称简称时序电路时序电路。组合逻辑电路组合逻辑电路存储功能存储功能.XQZY6.1 概述概述反馈反馈触发器触发器二、时序电路的分类二、时序电路的分类（1）根据时钟分类根据时钟分类同步时序电路:各个触发器的时钟脉冲相同，电路状态改变时，电路中要 更新状态的触发器是同步翻转的。异步时序电路:各个触发器的时钟脉冲不同，电路状态改变时，电路中要 更新状态的触发器的翻转有先有后，是异步进行的。（2）根据输出分类根据输出分类米利型时序电路:输出不仅与现态有关，而且还决定于电路当前的输入。Mealy穆尔型时序电路:其输出仅决定于电路的现态，与电路当前的输入无关；Moore 或者根本就不存在独立设置的输

4、出，而以电路的状态直 接作为输出。三、时序电路的描述三、时序电路的描述1.逻辑方程式逻辑方程式2.状态表状态表状态方程：状态方程：（6.1.3）是核心，是着手点。）是核心，是着手点。驱动方程：驱动方程：（6.1.2）是关键，是重点。）是关键，是重点。输出方程：输出方程：（6.1.1）是目的，是功能点。）是目的，是功能点。由由功能功能决定决定由由触发器触发器类型决定类型决定条件条件现态现态次态或输出次态或输出3.状态图状态图4.时序图时序图现态现态现态现态次态次态次态次态条件条件条件条件次态与现态次态与现态可以相同可以相同变量变量变量变量1 1变量变量变量变量n ntt6.2 时序逻辑电路的分析

5、时序逻辑电路的分析一一、分析步骤：分析步骤：1、写出已知电路各、写出已知电路各CP表达式，各触发表达式，各触发 器驱动方程，时序电路的输出方程；器驱动方程，时序电路的输出方程；2、求出电路状态方程；、求出电路状态方程；3、列出状态表、或状态图或时序图；、列出状态表、或状态图或时序图；4、总结电路功能。、总结电路功能。同步电路同步电路可以不写可以不写电路图电路图时钟方程、时钟方程、驱动方程和驱动方程和输出方程输出方程状态方程状态方程状态图、状态图、状态表或状态表或时序图时序图判断电路判断电路逻辑功能逻辑功能1235计算计算4例例时钟方程：时钟方程：输出方程：输出方程：输出仅与电路现态有关，为输出

6、仅与电路现态有关，为穆尔型时序电路。穆尔型时序电路。同步时序电路的时钟方同步时序电路的时钟方程可省去不写。程可省去不写。驱动方程：驱动方程：1写写方方程程式式2求状态方程求状态方程JK触发器的特性方程：触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：将各触发器的驱动方程代入，即得电路的状态方程：3计算、列状态表计算、列状态表0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 0000011004画状态图、时序图画状态图、时序图状态图状态图5电电路路功功能能时时序序图图有效循

7、环的6个状态分别是05这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000001011111110100000所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y1。例例2 2 试分析如图所示时序电路的逻辑功能。试分析如图所示时序电路的逻辑功能。电路是由两个电路是由两个JK触发器组成的莫尔型同步时序电路触发器组成的莫尔型同步时序电路。解：解：1.1.了解电路组成。了解电路组成。J2=K2=X Q1 J1=K1=1Y=Q2Q1 2.2.写出下列各逻辑方程式：写出下列各逻辑方程式：输出方程输出方程

8、激励方程激励方程J2=K2=X Q1 J1=K1=1将激励方程代入将激励方程代入JK触发器的特性方程得状态方程触发器的特性方程得状态方程整理得：整理得：FF2FF13.列出其状态转换表，画出状态转换图和波形图Y=Q2Q1 1 11 00 10 0X=1X=0状态转换表状态转换表1 0/10 0/10 1/01 1/00 0/01 0/01 1/00 1/0状态图 1 0/10 0/11 10 1/01 1/01 00 0/01 0/00 11 1/00 1/00 0X=1X=0画出状态图根据状态转换表，画出波形图。根据状态转换表，画出波形图。11 0 0 0 1 100 1 1 1 1 000

9、 0 1 0 0 101 10 10 0A=1A=0Z1 10 00 01 11 11 10 00 01 11 10 01 11 10 0Q2Q1X=0时时电路功能：可逆计数器电路功能：可逆计数器 X=1时时Y可理解为进位或借位端。可理解为进位或借位端。电路进行加电路进行加1 1计数计数电路进行减电路进行减1 1计数计数 。.确定电路的逻辑功能确定电路的逻辑功能.例例电路没有单独的输出，为穆尔型时序电路。电路没有单独的输出，为穆尔型时序电路。异步时序电路，时钟方程：异步时序电路，时钟方程：驱动方程：驱动方程：1写写方方程程式式2求状态方程求状态方程D触发器的特性方程：触发器的特性方程：将各触发

10、器的驱动方程代入，即得电路的状态方程：将各触发器的驱动方程代入，即得电路的状态方程：3计算、列状态表计算、列状态表45电路功能电路功能由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，即：000111110101100011010001000电路具有递减计数功能，是一个3位二进制异步减法计数器。画状态图、时序图画状态图、时序图教学要求教学要求掌握同步时序逻辑电路的设计方法。掌握同步时序逻辑电路的设计方法。掌握同步时序逻辑电路的设计方法。掌握同步时序逻辑电路的设计方法。重点、难点：重点、难点：重点、难点：重点、难点：同步时序逻辑电路的设计步骤。同步时序逻辑电路的设计步骤

11、。同步时序逻辑电路的设计步骤。同步时序逻辑电路的设计步骤。作业：作业：作业：作业：P237 6.3.2 6.3.3 P237 6.3.2 6.3.3 6.3 时序逻辑电路的设计方法时序逻辑电路的设计方法一、设计步骤：一、设计步骤：1 1、画出状态图，并化简；、画出状态图，并化简；、画出状态图，并化简；、画出状态图，并化简；2 2、对各状态进行编码；、对各状态进行编码；、对各状态进行编码；、对各状态进行编码；3 3、选择触发器的个数和类型；、选择触发器的个数和类型；、选择触发器的个数和类型；、选择触发器的个数和类型；4 4、列出真值表，写出各触发器驱动方程；、列出真值表，写出各触发器驱动方程；、

12、列出真值表，写出各触发器驱动方程；、列出真值表，写出各触发器驱动方程；5 5、画逻辑图，并校验自启动能力。、画逻辑图，并校验自启动能力。、画逻辑图，并校验自启动能力。、画逻辑图，并校验自启动能力。设计设计要求要求原始状原始状态图态图最简状最简状态图态图画电画电路图路图检查电检查电路能否路能否自启动自启动1246时序电路的设计步骤：时序电路的设计步骤：选触发器，求时选触发器，求时钟、输出、状态、钟、输出、状态、驱动方程驱动方程5状态状态分配分配3化简例例1建立原始状态图建立原始状态图设计一个按自然态序变化的7进制同步加法计数器，计数规则为逢七进一，产生一个进位输出。状态化简状态化简2状态分配状态

13、分配3已经最简。已是二进制状态。4选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程因需用3位二进制代码，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。由于要求采用同步方案，故时钟方程为：输出方程：状状状状态态态态方方方方程程程程不化简，以便使之与JK触发器的特性方程的形式一致。比较，得驱动方程：电电路路图图5检查电路能否自启动检查电路能否自启动6将无效状态111代入状态方程计算：可见111的次态为有效状态000，电路能够自启动。设计一个串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。例如：输入X 10110

14、0111011110输出Y 000000001000110例例1建立原始状态图建立原始状态图S0S1S2S3设电路开始处于初始状态为S0。第一次输入1时，由状态S0转入状态S1，并输出0；1/0X/Y若继续输入1，由状态S1转入状态S2，并输出0；1/0如果仍接着输入1，由状态S2转入状态S3，并输出1；1/1此后若继续输入1，电路仍停留在状态S3，并输出1。1/1电路无论处在什么状态，只要输入0，都应回到初始状态，并输出0，以便重新计数。0/00/00/00/0原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。状态化简就是将多个等价状态合并成一个状态，把多余

15、的状态都去掉，从而得到最简的状态图。状态化简状态化简2状态分配状态分配3所得原始状态图中，状态S2和S3等价。因为它们在输入为1时输出都为1，且都转换到次态S3；在输入为0时输出都为0，且都转换到次态S0。所以它们可以合并为一个状态，合并后的状态用S2表示。S0=00S1=01S2=104选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程选用2个CP下降沿触发的JK触发器，分别用FF0、FF1表示。采用同步方案，即取：输出方程状态方程比较，得驱动方程：电电路路图图5检查电路能否自启动检查电路能否自启动6将无效状态11代入输出方程和状态方程计算：电路能够自启动。例例设计

16、一个异步时序电路，要求如右图所示状态图。4选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程选用3个CP上升沿触发的D触发器，分别用FF0、FF1、FF2表示。输出方程次态卡诺图时钟方程：FF0每输入一个CP翻转一次，只能选CP。选择时钟脉冲的一个选择时钟脉冲的一个选择时钟脉冲的一个选择时钟脉冲的一个基本原则：在满足翻基本原则：在满足翻基本原则：在满足翻基本原则：在满足翻转要求的条件下，触转要求的条件下，触转要求的条件下，触转要求的条件下，触发沿越少越好。发沿越少越好。发沿越少越好。发沿越少越好。FF1在t2、t4时刻翻转，可选Q0。FF2在t4、t6时刻翻转，可选Q

17、0。电电路路图图5检查电路能否自启动检查电路能否自启动6将无效状态110、111代入输出方程和状态方程计算：电路能够自启动。特性方程：本节小结：时时序序电电路路的的特特点点是是：在在任任何何时时刻刻的的输输出出不不仅仅和和输输入入有有关关，而而且且还还决决定定于于电电路路原原来来的的状状态态。为为了了记记忆忆电电路路的的状状态态，时时序序电电路路必必须须包包含含有有存存储储电电路路。存存储储电电路通常以触发器为基本单元电路构成。路通常以触发器为基本单元电路构成。时时序序电电路路可可分分为为同同步步时时序序电电路路和和异异步步时时序序电电路路两两类类。它它们们的的主主要要区区别别是是，前前者者的的所所有有触触发发器器受受同同一一时时钟钟脉脉冲冲控控制制，而而后后者者的的各各触触发发器器则则受受不不同同的的脉脉冲冲源源控制。控制。时时序序电电路路的的逻逻辑辑功功能能可可用用逻逻辑辑图图、状状态态方方程程、状状态态表表、卡卡诺诺图图、状状态态图图和和时时序序图图等等6 6种种方方法法来来描描述述，它们在本质上是相通的，可以互相转换。它们在本质上是相通的，可以互相转换。时序电路的分析，就是由逻辑图到状态图的转换；时序电路的分析，就是由逻辑图到状态图的转换；而时序电路的设计，在画出状态图后，其余就是由状而时序电路的设计，在画出状态图后，其余就是由状态图到逻辑图的转换。态图到逻辑图的转换。