第4章组合逻辑函数.ppt

《第4章组合逻辑函数.ppt》由会员分享，可在线阅读，更多相关《第4章组合逻辑函数.ppt（117页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1 1 1 1 第 四 章组合逻辑电路2 2 2 2 4.1 概述概述4.2 组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计方法4.3 常用组合逻辑电路常用组合逻辑电路4.4 组合逻辑电路的竞争冒险现象组合逻辑电路的竞争冒险现象教学内容3 3 3 3 本章重点本章重点4 4 4 4 数数字字电电路路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路 任一时刻的输出仅取决于任一时刻的输出仅取决于该时刻的输入，与电路原来的该时刻的输入，与电路原来的状态无关。状态无关。任一时刻的输出不仅取决任一时刻的输出不仅取决于该时刻的输入，而且还与电于该时刻的输入，而且还与电路原来状态路原来状态 有关。有关

2、。4.1 概述一、组合逻辑电路的特点一、组合逻辑电路的特点5 5 5 5 6 6 6 6 =F0（I0、I1,In-1）=F1（I0、I1,In-1）=F1（I0、I1,In-1）1.逻辑功能特点逻辑功能特点 电路在任何时刻的输出状态只取决于该时刻的输入电路在任何时刻的输出状态只取决于该时刻的输入状态，而与原来的状态无关。状态，而与原来的状态无关。2.电路结构特点电路结构特点(1)输出、输入之间输出、输入之间没有反馈延迟没有反馈延迟电路电路(2)不包含记忆性元件不包含记忆性元件(触发器触发器)，仅由，仅由门电路门电路构成构成I0I1In-1Y0Y1Ym-1组合逻辑组合逻辑电路电路7 7 7 7

3、 二、逻辑功能的描述二、逻辑功能的描述真值表，卡诺图，逻辑表达式，时间图真值表，卡诺图，逻辑表达式，时间图(波形图波形图)三、组合电路分类三、组合电路分类 按逻辑功能不同：按逻辑功能不同：加法器加法器 比较器比较器 编码器编码器 译码器译码器 数据选择器和分配器数据选择器和分配器 只读存储器只读存储器 按开关元件不同：按开关元件不同：CMOS TTL 按集成度不同：按集成度不同：SSI MSI LSI VLSI8 8 8 8 4.2 组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计方法4.2.1 组合逻辑电路的分析方法逻辑图逻辑图逻辑表达式逻辑表达式化简化简真值表真值表说明功能说明功能分析

4、目的：分析目的：确定输入变量不同取值时功能是否满足要求；确定输入变量不同取值时功能是否满足要求；得到输出函数的标准与或表达式，以便用得到输出函数的标准与或表达式，以便用 MSI、LSI 实现；实现；得到其功能的逻辑描述，以便用于包括该电路的系得到其功能的逻辑描述，以便用于包括该电路的系 统分析。统分析。变换电路的结构形式变换电路的结构形式(如：如：与或与或 与非与非-与非与非)；9 9 9 9 逻辑图逻辑图逻辑表逻辑表达式达式 1 1 最简与或最简与或表达式表达式化简 2 2 从输入到输出逐级写出10101010 最简与或最简与或表达式表达式 3 真值表真值表 3 4 电路的逻电路的逻辑功能辑

5、功能当输入当输入A、B、C中有中有2 2个或个或3 3个为个为1 1时，输时，输出出Y为为1 1，否则，否则输出输出Y为为0 0。所。所以这个电路实以这个电路实际上是一种际上是一种3 3人表决用的组人表决用的组合电路：只要合电路：只要有有2票或票或3票同票同意，表决就通意，表决就通过。过。4 0001011111111111 【例例4.2.1】试分析下图电路的逻辑功能，指出该电路的用途试分析下图电路的逻辑功能，指出该电路的用途12121212 解：解：13131313 由真值表知：该电路可用来判别输入的由真值表知：该电路可用来判别输入的4位二进位二进制数数值的范围。制数数值的范围。141414

6、14 4.2.2 组合逻辑电路的设计方法根据实际逻辑问题最简单逻辑电路最简单逻辑电路设设 计计逻辑抽象逻辑抽象列真值表列真值表写表达式写表达式化简或变换化简或变换画逻辑图画逻辑图逻辑抽象：逻辑抽象：根据根据因果关系因果关系确定输入、输出变量确定输入、输出变量 状态赋值状态赋值 用用 0 和和 1 表示信号的不同状态表示信号的不同状态 根据功能要求列出根据功能要求列出真值表真值表 根据所用元器件根据所用元器件(分立元件分立元件 或或 集成芯片集成芯片)的情的情况将函数式进行化简或变换。况将函数式进行化简或变换。化简或变换：化简或变换：15151515 例例1：设计三人表决电路（设计三人表决电路（

7、A、B、C）。每人）。每人一个按键，如果同意则按下，不同意则不按。一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，结果用指示灯表示，多数同意时指示灯亮，否则不亮。用与非门实现否则不亮。用与非门实现.解解:1.首先指明逻辑符号取首先指明逻辑符号取“0”、“1”的含义的含义。三个。三个按键按键A、B、C按下时为按下时为“1”，不按时为，不按时为“0”。输。输出量为出量为 Y，多数赞成时是，多数赞成时是“1”，否则是，否则是“0”。16161616 2.根根据据题题意意列列出出真真值值表表A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1

8、 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 3.画出卡诺图化简：画出卡诺图化简：ABC000011111011110000ABBCACY=AC+BC+AB17171717 4 4、用与非门实现逻辑电路、用与非门实现逻辑电路A AB BC CL L18181818 例例4.2.2：解解:取红取红、黄、绿三盏灯分别用黄、绿三盏灯分别用R、A、G表示，表示，设灯亮为设灯亮为“1 1”，不亮，不亮为为“0 0”；故障信号为输出变量用；故障信号为输出变量用Z Z表示，规定正常为表示，规定正常为“0 0”，不正常，不正常为为“1 1”。R A G Z 0 0 0 1 0 0 1 0 0

9、1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 1 1、列真值表、列真值表2、写逻辑函数式、写逻辑函数式19191919 3、化简、化简R RAGAG000011111011111000RGRAAG20202020 4、画逻辑图、画逻辑图21212121 用与非门实现用与非门实现22222222 用与或非门实现用与或非门实现R RAGAG00001111101111100023232323 4.3 若干常用的组合逻辑电路4.3.1 编码器编码编码：用二进制代码来表示某一信息（文：用二进制代码来表示某一信息（文字、数字、符号）的过程。字、数字、符号）的

10、过程。实现编码操作的电路称为实现编码操作的电路称为编码器编码器。Y1I1编编 码码 器器Y2YmI2In代代码码输输出出信信息息输输入入编编 码码 器器 框框 图图24242424 一、二进制编码器一、二进制编码器用用 n 位二进制代码对位二进制代码对 N=2n 个信号进行编码的电路个信号进行编码的电路一、普通编码器编码表编码表函函数数式式Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7输输入入输输出出 I0 I7 是一组互相排斥的输入变是一组互相排斥的输入变量，任何时刻只能有一个端输入有效量，任何时刻只能有一个端输入有效信号。信号。输输 入入输输 出出0

11、0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y2 Y1 Y0I0I1I2I3I4I5I6I73 位位二进制二进制编码器编码器I0I1I6I7Y2Y1Y0I2I4I5I325252525 二、优先编码器二、优先编码器 在优先编码器电路中，允许同时输入两个以在优先编码器电路中，允许同时输入两个以上编码信号。编码时只对上编码信号。编码时只对优先权优先权最高的进行编码。最高的进行编码。8线线3线优先编码器线优先编码器74LS148逻辑图（图逻辑图（图4.3.3）。）。选通输入端选通输入端选通输出端选通输出端扩展端扩展端26262626 输输入入：逻辑：逻辑0(0(低电平

12、）有效低电平）有效输输出出：逻辑：逻辑0(0(低电平）有效低电平）有效低电平表示低电平表示“电路工作，电路工作，但无编码输入但无编码输入”低电平表示低电平表示“电路工作，电路工作，且有编码输入且有编码输入”27272727 状态状态11不工作不工作01工作，但无工作，但无输入输入10工作，且有工作，且有输入输入00不可能出现不可能出现附加输出信号的状态及含意附加输出信号的状态及含意28282828 例例4.3.1：试用两片试用两片74LS148组成组成16线线4线优先编码器。线优先编码器。优先权优先权最高最高 均无信号时，才允许对均无信号时，才允许对 输入信号编码。输入信号编码。2929292

13、9 00101111111001 1 1 11 0 1(1)片处于编码状态片处于编码状态,(2)片被封锁。片被封锁。30303030 1 1 1 1 1 1 1 110(2)片处于编码状态片处于编码状态111010010101 11 0 1 0 131313131 二、二十进制编码器二、二十进制编码器输入端输入端10 个，输出端个，输出端4个，也称个，也称10线线4线编码器。线编码器。集成集成10线线-4线优先编码器线优先编码器输入输输入输出均低出均低电平有电平有效。效。功能表见功能表见表表3.3.332323232 4.3.2 译码器译码译码：将二进制代码翻译成对应的输出信：将二进制代码翻译

14、成对应的输出信号的过程号的过程.译码是编码的逆过程译码是编码的逆过程.实现译码操作的电路称为实现译码操作的电路称为译码器译码器。常用的译码器有常用的译码器有:二进制译码器二进制译码器、二二十进制译码器十进制译码器、显示译码器显示译码器三类。三类。33333333 一、二进制译码器一、二进制译码器 输入端：输入端：n 输出端：输出端：2n 输入输入 n 位二位二进制代码进制代码如：如：2 线线 4 线译码器线译码器 3 线线 8 线译码器线译码器4 线线 16 线译码器线译码器A0Y0A1An-1Y1Ym-1二进制二进制译码器译码器输出输出 m 个个信号信号 m=2n34343434 2 线线

15、4线译码器线译码器74LS139（输出低电平有效）（输出低电平有效）真值表真值表 0 0 1 1 1 00 1 1 1 0 11 0 1 0 1 11 1 0 1 1 1 A1A0画关于画关于 的卡诺图的卡诺图A1A00111110035353535 3 3位二进制译码器位二进制译码器(3(3线线-8-8线译码器线译码器)真值表真值表函数式函数式A0Y0A1A2Y1Y73 位位二进制二进制译码器译码器0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0

16、1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 136363636 用电路进行实现用电路进行实现 111137373737 74HC138集成译码器集成译码器S=1,译码器正常工作译码器正常工作100片选输入端片选输入端（使能端）（使能端）输出低电平有效输出低电平有效地址输入端地址输入端38383838 3线线8线译码器线译码器74HC138功能表功能表39393939 当当S1=1,=0,=0（即（即S=1）时，可得输出）时，可得输出总结：40404040 41414141 例例4.3.2：试试用用两两

17、片片3线线8线线译译码码器器74HC138组组成成4线线16线译码器。线译码器。42424242 (1)片工作，片工作，(2)片禁止。若输入片禁止。若输入D3D2D1D0=0100时，时，Z4输出低电平输出低电平00043434343 (2)片工作，片工作，(1)片禁止。若输入片禁止。若输入D3D2D1D0=1101时，时，Z13输出低电平输出低电平11144444444 功能特点：功能特点：输出端提供全部最小项输出端提供全部最小项电路特点：电路特点：与门与门(原变量输出原变量输出)与非门与非门(反变量输出反变量输出)4.二进制译码器的主要特点二进制译码器的主要特点45454545 二、二十进

18、制译码器二、二十进制译码器输入端：输入端：4 输出端：输出端：10二二-十进制译码器的输入是十进制数的十进制译码器的输入是十进制数的4 4位二进制位二进制编码（编码（BCDBCD码），分别用码），分别用A A3 3、A A2 2、A A1 1、A A0 0表示；输表示；输出的是与出的是与1010个十进制数字相对应的个十进制数字相对应的1010个信号，用个信号，用Y Y9 9Y Y0 0表示。由于二表示。由于二-十进制译码器有十进制译码器有4 4根输入线，根输入线，1010根输出线，所以又称为根输出线，所以又称为4 4线线-10-10线译码器线译码器。46464646 集成集成8421 BCD8

19、421 BCD码译码器码译码器74LS4274LS4247474747 三、显示译码器三、显示译码器 用来驱动各种显示器件，从而将用二进制代用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为形式直观地显示出来的电路，称为显示译码器显示译码器。数字、文字、数字、文字、符号代码符号代码译码器译码器显示器显示器48484848 半导体数码管半导体数码管显示器件显示器件：常用的是常用的是七段显示器件七段显示器件abcdefg1.两种常用的数码显示器两种常用的数码显示器液晶显示器液晶显示器49494949

20、50505050 abcdefg510510 YaYaYbYbYgYga ab bg g510510 510510 发发光光二二极极管管Ya-YgYa-Yg:控制信号控制信号高电平时高电平时,对应的对应的LEDLED亮亮低电平时低电平时,对应的对应的LEDLED灭灭51515151 2.显示译码器显示译码器A A3 3-A-A0 0:输入数据输入数据要设计的七段显示译码器要设计的七段显示译码器YaYaYbYbYcYcYdYdYeYeYfYfYgYg译译 码码 器器A A3 3A A2 2A A1 1A A0 0b bc cd de ef fg ga a52525252 abcdefgR+5 V

21、YaA3A2A1A0+VCC显示显示译码器译码器共阴共阴YbYcYdYeYfYg00001111110000100100110000110110100110100010101100111100010011111001011001110110111011111111000011111111111011共共阴极阴极 高电平高电平驱动驱动53535353 输输 入入输输 出出数字数字A A3 3A A2 2A A1 1 A A0 0Y Ya aY Yb bY Yc c Y Yd dY Ye eY Yf fY Yg g字形0 00 00 00 00 01 11 11 11 11 11 10 01 10

22、 00 00 01 10 01 11 10 00 00 00 02 20 00 01 10 01 11 10 01 11 10 01 13 30 00 01 11 11 11 11 11 10 00 01 14 40 01 10 00 00 01 11 10 00 01 11 15 50 01 10 01 11 10 01 11 10 01 11 16 60 01 11 10 00 00 01 11 11 11 11 17 70 01 11 11 11 11 11 10 00 00 00 08 81 10 00 00 01 11 11 11 11 11 11 19 91 10 00 01 11

23、 11 11 10 00 01 11 110101 10 01 10 00 00 00 01 11 10 01 111111 10 01 11 10 00 01 11 10 00 01 112121 11 10 00 00 01 10 00 00 01 11 113131 11 10 01 11 10 00 01 10 01 11 114141 11 11 10 00 00 00 01 11 11 11 115151 11 11 11 10 00 00 00 00 00 00 02.BCD七段字符显示译码器七段字符显示译码器（代码转换器）（代码转换器）7448 54545454 A3A2A1A

24、000110100100111101111111000000001Ya先设计输出先设计输出YaYa的逻辑表示式及电路图的逻辑表示式及电路图55555555 BCD七段七段显示译码器显示译码器7448的逻辑表达式的逻辑表达式逻辑图逻辑图56565656 七段显示译码器七段显示译码器7448引脚排列图引脚排列图灯测试输入灯测试输入灭零输入灭零输入灭灯输入灭零输出灭灯输入灭零输出57575757 74487448的附加控制信号的附加控制信号u灯测试输入 当 时，Ya Yg全部置为158585858 u灭零输入当 时，时，则灭灯59595959 u灭灯灭灯输入输入/灭零灭零输出输出输入输入信号，称信号

25、，称灭灯输入控制端灭灯输入控制端：无论输入状态是什么，数码管熄灭无论输入状态是什么，数码管熄灭输出输出信号，称灭零输出端：信号，称灭零输出端：只有当输入只有当输入 ，且灭零输入信号，且灭零输入信号 时，时，才给出低电平。才给出低电平。因此因此 表示译码器表示译码器将本来应该显示的零熄将本来应该显示的零熄灭了灭了 60606060 图图4.3.18 用用7448驱动驱动BS201的连接方法的连接方法61616161 RBIRBI和和RBORBO配合使用，可使多位数字显示时的配合使用，可使多位数字显示时的最高位及小数点后最低位的最高位及小数点后最低位的0 0不显示不显示0 0 0 6 7.9 0

26、00 0 0 6 7.9 0 062626262 四、用译码器设计组合逻辑电路四、用译码器设计组合逻辑电路 例例4.3.3：试试用用3线线8线线译译码码器器74HC138设设计计一一个个多多输输出的组合逻辑电路。输出逻辑函数式为出的组合逻辑电路。输出逻辑函数式为63636363 解：解：化为最小项之和的形式：化为最小项之和的形式：64646464 当当S1=1,S2=S3=0时时,令令A2=A,A1=B,A0=C,则则65656565 画电路图画电路图66666666 例：例：分析下图电路逻辑功能。分析下图电路逻辑功能。67676767 解：解：68686868 这是一个全这是一个全加器电路加

27、器电路69696969 4.3.3 数据分配器与数据选择器定义定义：将公共数据线上的信号根据需要送到多个将公共数据线上的信号根据需要送到多个 不同通道上去的逻辑电路。不同通道上去的逻辑电路。一、数据分配器一、数据分配器框图：框图：输入端输入端:1个个输出端输出端:2n个个70707070 1 路路-4 路数据分配器路数据分配器数据数据输入输入数据输出数据输出选择控制选择控制0 00 11 01 1D 0 0 00 D 0 00 0 D 00 0 0 DDA01 路路-4 路路数据分配器数据分配器Y0Y3Y1Y2A1真真值值表表函函数数式式71717171 由由74HC138构成的构成的1 1路

28、路-8-8路数据分配器路数据分配器数据输入端数据输入端地址输入地址输入端端数数据据输输出出端端72727272 二、数据选择器二、数据选择器 定义定义：根据需要将多路信号中选择一路送到公共：根据需要将多路信号中选择一路送到公共数据线上的逻辑电路数据线上的逻辑电路(又称又称多路开关多路开关).n位通道选择信号位通道选择信号数据选择器数据选择器D0D1D2D2n-1Y输入端：输入端：2n个个输出端：输出端：1个个73737373 一、一、4 选选 1 数据选择器数据选择器输输入入数数据据输输出出数数据据地址变量地址变量A0Y4选选1数据选择器数据选择器D0D3D1D2A11.逻辑抽象逻辑抽象0 0

29、 0 1 1 0 1 1 D0D1D2D3D0 0 0D0D A1 A0 真值表真值表D1 0 1D2 1 0D3 1 1Y D1D2D32.逻辑表达式逻辑表达式 74747474 型号型号:74HC153 双双4 4选选1 1数据选择器数据选择器集成电路数据选择器集成电路数据选择器 选通控制端选通控制端S S为低电平有效，即为低电平有效，即S S=0=0时芯片时芯片被选中，处于工作状态；被选中，处于工作状态；S S=1=1时芯片被禁止，时芯片被禁止，Y00。输出输出输入输入A1A0Y11 10 00 0 00 0 00 1 00 1 01 0 01 0 01 1 01 1 0D10D11D1

30、2D1375757575 集成集成8 8选选1 1数据选择数据选择器器74HC15176767676 74HC151的真值表的真值表77777777 扩展扩展:例例4.3.4用双用双4选选1数数据选择器构据选择器构成成8选选1数据数据选择器选择器.A2=0时，上边一半数据选择器工作，数据时，上边一半数据选择器工作，数据D0D3选选择一路输出；择一路输出；A2=1时，下边一半数据选择器工作，数据时，下边一半数据选择器工作，数据D4D7选选择一路输出。择一路输出。78787878 2片片8选选1数据选择器数据选择器74LS151构成构成16选选1的数据选择器的数据选择器79797979 用数据选择

31、器设计组合逻辑电路用数据选择器设计组合逻辑电路步骤：步骤：1.列出所求逻辑函数的真值表，写出其最小项表达式。列出所求逻辑函数的真值表，写出其最小项表达式。2.根据上述函数包含的变量数，选定数据选择器。根据上述函数包含的变量数，选定数据选择器。3.对照比较所求逻辑函数式和数据选择器的输出表达对照比较所求逻辑函数式和数据选择器的输出表达式确定选择器输入变量的表达式或取值。式确定选择器输入变量的表达式或取值。4.按照求出的表达式或取值连接电路，画电路连线图。按照求出的表达式或取值连接电路，画电路连线图。80808080 确定数据选择器确定数据选择器确定地址变量确定地址变量 2 1 n个地址变量的数据

32、选择器，不需要增加门电路，最多可实现n1个变量的函数。3个变量，选用4选1数据选择器。A1=A、A0=B逻辑函数逻辑函数 1 选用选用74HC153 2 74HC153有两个地址变量。81818181 求求Di 3 公式法公式法函数的标准与或表达式：4选1数据选择器输出信号的表达式：比较L和Y，得：3 82828282 画连线图画连线图 4 4 83838383 解：解：例例4.3.6对照对照74HC151输出表达式，求输出表达式，求Di写出最小项表达式写出最小项表达式 选用选用8选选1数据选择器数据选择器74HC151，当，当S=0时，时，令令A2=A、A1=B、A0=C,代入上式得：代入上

33、式得：84848484 比较比较L和和Y，得：，得：画连线图画连线图85858585 另解另解:写出最小项表达式写出最小项表达式选用双选用双4选选1数据选择器数据选择器74HC153其中的一半，其中的一半，当当S1=0时，令时，令A1=A、A0=B,代入上式得：代入上式得：对照对照74HC153输出表达式，求输出表达式，求Di可得：可得：D10C D11C D12=C D13=C 86868686 画连线图画连线图87878787 例例4.3.5（例（例4.2.2交通灯监视电路）：交通灯监视电路）：解解:取红取红、黄、绿三盏灯分别用黄、绿三盏灯分别用R、A、G表示，表示，设灯亮为设灯亮为“1

34、1”，不亮，不亮为为“0 0”；故障信号为输出变量用；故障信号为输出变量用Z Z表示，规定正常为表示，规定正常为“0 0”，不正常，不正常为为“1 1”。R A G Z 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 列真值表列真值表 写逻辑函数式写逻辑函数式88888888 选选2个地址输入端的个地址输入端的4选选1数据选择器数据选择器(74HC153）当当S1=0时，令时，令A1=R、A0=A,代入上式得：代入上式得：对照对照74HC153输出表达式，求输出表达式，求Di可得：可得：D10G D11G D12=

35、G D13=1 89898989 画连线图画连线图90909090 例：例：分析下图电路逻辑功能。分析下图电路逻辑功能。91919191 解：S1=S2=074HC153正常工作，且A1=A,A0=B92929292 这是一个全这是一个全加器电路加器电路93939393 4.3.4 加法器举例：举例：A=1101,B=1001,计算计算A+B1 1 0 11 0 0 1+01101001194949494 加法运算的基本规则：加法运算的基本规则：（1）逢二进一。）逢二进一。（2）最低位是两个数最低位的相加，不需）最低位是两个数最低位的相加，不需考虑进位。考虑进位。（3）其余各位都是三个数相加，

36、包括加数、）其余各位都是三个数相加，包括加数、被加数和低位来的进位。被加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、）任何位相加都产生两个结果：本位和、向高位的进位。向高位的进位。95959595 （1）半加器：）半加器：半加运算不考虑从低位来的进位半加运算不考虑从低位来的进位A-加数加数;B-被加数被加数;S-本位和本位和;Co-进位。进位。真值表真值表一、一、1位加法器位加法器96969696 逻辑图逻辑图逻辑符号逻辑符号2个输入端个输入端2个输出个输出端端97979797 （2）全加器：）全加器：A-加数；加数；B-被加数；被加数；Ci-低位的进位；低位的进位；S-本本位和

37、；位和；Co-进位。进位。相加过程中，既考虑加数、被加数又考虑低位相加过程中，既考虑加数、被加数又考虑低位的进位。的进位。真真值值表表98989898 逻辑表达式3个输入端个输入端2个输出个输出端端双全加器双全加器74LS183逻辑图符号99999999 （3）集成全加器集成全加器TTL：74LS183CMOS：C661双全加器双全加器74LS18374LS183VCC 2Ai2Bi 2Ci-1 2Ci 2Si VCC 2A 2B 2CIn 2COn+1 2F1A1B 1CIn1FGND1Ai1Bi1Ci-11Si地地1Ci1 2 3 4 5 6 714 13 12 11 10 9 8C661

38、C661VDD 2Ai2Bi 2Ci-1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai1Bi VSS 100100100100 二、多位加法器二、多位加法器1.串行进位加法器串行进位加法器实现多位二进制实现多位二进制数相加的电路数相加的电路特点：特点：电路简单，连接方便电路简单，连接方便速度低速度低=4 tpdtpd 1位全加器的平均位全加器的平均 传输延迟时间传输延迟时间C0S0B0A0C0-1COS SCIC1S1B1A1COS SCIC2S2B2A2COS SCIC3S3B3A3COS SCI101101101101 真真值值表表A B Ci-10 0 00 0 10 1 00 1

39、 11 0 01 0 11 1 01 1 1SiCiA B Ci-1SiCi0 01 01 00 11 00 10 11 12.超前进位加法器超前进位加法器 作加法运算时，总进位信号由输入二进制数直接作加法运算时，总进位信号由输入二进制数直接产生。产生。102102102102 逻辑结构示意图逻辑结构示意图集成芯片集成芯片CMOS：CC4008TTL：74283 74LS283超前进位电路超前进位电路 S3 S2 S1 S0C3A3B3A2B2A1B1A0B0C0-1CICICICI103103103103 例例4.3.7解：解：BCD码码+0011=余余3码码设输入设输入8421码用变码用变

40、量量DCBA表示，输表示，输出余三码用变量出余三码用变量Y3Y2Y1Y0表示。表示。则有则有Y3Y2Y1Y0 DCBA+0011104104104104 解：解：设输入余三码用变设输入余三码用变量量DCBA表示，输表示，输出出8421码用变量码用变量Y3Y2Y1Y0表示。则表示。则有有Y3Y2Y1Y0 DCBA+0011补补DCBA+1101用一片用一片74LS283将余三码转换成将余三码转换成8421BCD码。码。余余3码码0011=BCD码码105105105105 4.3.5 数值比较器定定义义：对对两两数数A、B（可可以以是是一一位位，也也可可是是多多位位）进进行行大大小小比比较较的的

41、逻逻辑辑电电路路。比比较较的的结结果果有有AB、A BY1=1A=BY2=1A 1 10 00 0=1 10 00 0=1 10 00 0=1 10 00 0=0 01 10 0 0 00 01 1=0 00 01 1=0 00 01 1=0 00 01 1B=B3B2B1B0Y1Y24 4位数值比较器位数值比较器A3 B3 A2 B2 A1 B1 A0 B0Y3109109109109 逻辑表达式逻辑表达式110110110110 比比 较较 输输 入入级级 联联 输输 入入输输 出出A A3 3B B3 3A A2 2B B2 2A A1 1B B1 1A A0 0B B0 0I I(AB

42、)AB)AB)Y YA A B B 0 00 01 1=0 00 01 1=0 00 01 1=0 00 01 1=0 00 01 10 00 01 1=0 01 10 00 01 10 0=1 10 00 01 10 00 0 1 10 00 0=1 10 00 0 4 位集成数值比较器的真值表位集成数值比较器的真值表级联输入：级联输入：供扩展使用，一般接低位芯片的比较输出，即供扩展使用，一般接低位芯片的比较输出，即 接接低位芯片的低位芯片的 YA B。111111111111 集成数值比较器集成数值比较器 112112112112 例例4.3.8 试用两片试用两片74LS85组成一个组成一

43、个8位数值比较器。位数值比较器。113113113113 4.4 组合逻辑电路中的竞争冒险现象组合逻辑电路中的竞争冒险现象 在组合电路中，当输入信号的状态改变在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰时，输出端可能会出现不正常的干扰 信号，信号，使电路产生错误的输出，这种现象称为使电路产生错误的输出，这种现象称为 竞争竞争冒险冒险。一一.竞争冒险的概念竞争冒险的概念114114114114 原因：主要是门电路的延迟时间产生的。原因：主要是门电路的延迟时间产生的。干扰信号干扰信号 二二.产生竞争冒险的原因产生竞争冒险的原因115115115115 三三.检查竞争冒险的方法检查竞争冒险的方法只要输出端的逻辑函数在一定条件下能简化成只要输出端的逻辑函数在一定条件下能简化成或或则可出现竞争冒险现象。则可出现竞争冒险现象。116116116116 当当B=C=1时，时，YA+A存在竞争冒险存在竞争冒险当当A=C=0时时存在竞争冒险存在竞争冒险图图(a)图图(b)117117117117 四四.消除竞争冒险的方法消除竞争冒险的方法接入滤波电容接入滤波电容引入选通脉冲引入选通脉冲修改逻辑设计（增加冗余项）修改逻辑设计（增加冗余项）