半导体工艺及芯片制造技术问题答案.docx

《半导体工艺及芯片制造技术问题答案.docx》由会员分享，可在线阅读，更多相关《半导体工艺及芯片制造技术问题答案.docx（36页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、常用术语翻译active region 有源区2.active component 有源器件3.Anneal 退火4.atmospheric pressure CVD (APCVD) 常压化学气相淀积5.BEOL生产线后端工序6. BiCMOS 双极 CMOS7. bonding wire 焊线，引线8.BPSG 硼磷硅玻璃9.channel length 沟道长度10.chemical vapor deposition (CVD) 化学气相淀积11.chemical mechanical planarization (CMP)化学机械平坦化12.damascene 大马士革工艺13.depo

2、sition 淀积14.diffusion 集中15.dopant concentration 掺杂浓度16.dry oxidation 干法氧化17.epitaxial layer 外延层18.etch rate 刻蚀速率19.fabrication 制造20. gate oxide 栅氧化硅21. IC reliability 集成电路牢靠性22. interlayer dielectric 层间介质ILD 23.ion implanter 离子注入机24.magnetron sputtering 磁控溅射25.metalorganic CVD(MOCVD)金属有机化学气相淀积26.pc

3、board 印刷电路板27.plasma enhanced CVD(PECVD) 等离子体增加 CVD 28.polish 抛光29. RF sputtering 射频溅射30. silicon on insulator 绝缘体上硅SOI第一章 半导体产业介绍1. 什么叫集成电路？写出集成电路进展的五个时代及晶体管的数量？(15 分)集成电路：将多个电子元件集成在一块衬底上，完成确定的电路或系统功能。集成电路芯片/元件数产业周期无集成11960年前小规模(SSI)2到5020世纪60年月前期中规模(MSI)50到500020世纪60年月到70年月前期大规模(LSI)5000到10万20世纪70

4、年月前期到后期超大规模(VLSI)10万到100万20世纪70年月后期到80年月后期甚大规模(ULSI)大于100万20世纪90年月后期到现在2. 写出 IC 制造的个步骤？(15 分)Wafer preparation(硅片预备) Wafer fabrication (硅片制造) Wafer test/sort (硅片测试和拣选)Assembly and packaging (装配和封装) Final test(终测)3. 写出半导体产业进展方向？什么是摩尔定律？(15 分)进展方向：提高芯片性能提升速度(关键尺寸降低,集成度提高,研发承受材料)，降低功耗。提高芯片牢靠性严格把握污染。降低本

5、钱线宽降低、晶片直径增加。摩尔定律指：IC 的集成度将每隔一年翻一番。1975年被修改为： IC 的集成度将每隔一年半翻一番。4. 什么是特征尺寸 CD ？(10 分)最小特征尺寸，称为关键尺寸Critical Dimension，CDCD常用于衡量工艺难易的标志。5. 什么是 More moore 定律和 More than Moore 定律？(10 分)“More Moore”指的是芯片特征尺寸的不断缩小。从几何学角度指的是为了提高密度、性能和牢靠性在晶圆水平和垂直方向上的特征尺寸的连续缩小。与此关联的3D构造改善等非几何学工艺技术和材料的运用来影响晶圆的电性能。“More Than Mo

6、ore”指的是用各种方法给最终用户供给附加价值，不愿定要缩小特征尺寸如从系统组件级向3D集成或准确的封装级(SiP)或芯片级(SoC)转移。6. 名词解释：high-k; low-k; Fabless; Fablite; IDM; Foundry;Chipless(20 分)high-k：高介电常数。low-k：低介电常数。Fabless：IC 设计公司，只设计不生产。Fablite：轻晶片厂，有少量晶圆制造厂的IC公司。IDM：集成器件制造商 (IDM-Integrated Device Manufactory Co.)，从晶圆之设计、制造到以自有品牌行销全球皆一手包办。 Foundry：标

7、准工艺加工厂或称专业代工厂商。 Chipless：既不生产也不设计芯片，而是设计IP内核，授权给半导体公司使用。7. 例举出半导体产业的 8 种 不同职业 并简要描述. (15 分)1. 硅片制造技师：负责操作硅片制造设备。一些设备维护以及工艺和设备的根本故障查询。2. 设备技师：查询故障并维护先进设备系统，保证在硅片制造过程中设备能正确运行。3. 设备工程师：从事确定设备设计参数和优化硅片生产的设备性能。4. 工艺工程师：分析制造工艺和设备的性能以确定优化参数设置。5. 试验室技师：从事开发试验室工作，建立并进展试验。6：成品率/失效分析技师：从事与缺陷分析相关的工作，如预备待分析的材料并操

8、作分析设备以确定在硅片制造过程中引起问题的根源。7. 成品率提高工程师：收集并分析成品率及测试数据以提高硅片制造性能。8. 设施工程师：为硅片制造厂的化学材料、净化空气及常用设备的根底设施供给工程设计支持。其次章 半导体材料特性 第五章 半导体制造中的化学品 第六章 硅片制造中的玷污把握1. 最通常的半导体材料是什么？该材料使用最普遍的缘由是什么？其次章10 分答：最通常的半导体材料是硅。缘由：1.硅的丰裕度;2.更高的溶化温度允许更高的工艺容限;3.更宽的工作温度范围;4.氧化硅的自然生成.2. 砷化镓相对于硅的优点是什么？其次章5 分答：砷化镓具有比硅更高的电子迁移率，因此多数载流子也移动

9、得比硅中的更快。砷化镓也有减小寄生电容和信号损耗的特性。这些特性使得集成电路的速度比由硅制成的电路更快。GaAs 器件增进的信号速度允许它们在通信系统中响应高频微波信号并准确地把它们转换成电信号。硅基半导体速度太慢以至于不能响应微波频率。砷化镓的材料电阻率更大，这使得砷化镓衬底上制造的半导体器件之间很简洁实现隔离，不会产生电学性能的损失。3. 描述在硅片厂中使用的去离子水的概念。第五章5 分 答：去离子水:在半导体制造过程中广泛使用的溶剂，在它里面没有任何导电的离子。DI Water 的 PH 值为 7，既不是酸也不是碱，是中性的。它能够溶解其他物质，包括很多离子化合物和供价化合物。当水分子H

10、2O)溶解离子化合物时，它们通过抑制离子间离子键使离子分别，然后包围离子，最终集中到液体中。4. 例举出硅片厂中使用的五种通用气体。第五章5 分答：氧气O2)、氩气Ar)、氮气N2、氢气H2和氦气He)5. 对净化间做一般性描述。第六章10 分答：净化间是硅片制造设备与外部环境隔离，免受诸如颗粒、金属、有机分子和静电释放 ESD)的玷污。一般来讲，那意味着这些玷污在最先进测试仪器的检测水平范围内都检测不到。净化间还意味着遵循广泛的规程和实践，以确保用于半导体制造的硅片生产设施免受玷污。6. 什么是硅片的自然氧化层？由自然氧化层引起的三种问题是什么？第六章10 分答：自然氧化层:假设曝露于室温下

11、的空气或含溶解氧的去离子水中， 硅片的外表将被氧化。这一薄氧化层称为自然氧化层。硅片上最初的自然氧化层生长始于潮湿，当硅片外表暴露在空气中时，一秒钟内就有几十层水分子吸附在硅片上并渗透到硅外表，这引起硅外表甚至在室温下就发生氧化。自然氧化层引起的问题是：将阻碍其他工艺步骤，如硅片上单晶薄膜的生长和超薄氧化层的生长。另一个问题在于金属导体的接触区，假设有氧化层的存在，将增加接触电阻，削减甚至可能阻挡电流流过。对半导体性能和牢靠性有很大的影响7. 例举硅片制造厂房中的 7 种玷污源。第六章10 分答：硅片制造厂房中的七中沾污源：1空气:净化级别标定了净化间的空气质量级别，它是由净化室空气中的颗粒尺

12、寸和密度表征的；（2） 人:人是颗粒的产生者，人员持续不断的进出净化间，是净化间沾污的最大来源；3厂房:为了是半导体制造在一个超干净的环境中进展，有必要承受系统方法来把握净化间区域的输入和输出；4水:需要大量高质量、超纯去离子水，城市用水含有大量的沾污以致不能用于硅片生产。去离子水是硅片生产中用得最多的化学品5 工艺用化学品:为了保证成功的器件成品率和性能，半导体工艺所用的液态化学品必需不含沾污；6工艺气体:气体流经提纯器和气体过滤器以去除杂质和颗粒；7生产设备:用来制造半导体硅片的生产设备是硅片生产中最大的颗粒来源。8. 解释空气质量净化级别。第六章5 分答：净化级别标定了净化间的空气质量级

13、别，它是由净化室空气中的颗粒尺寸和密度表征的。这一数字描绘了要怎样把握颗粒以削减颗粒玷污。净化级别起源于美国联邦标准 2023.假设净化间级别仅用颗粒数来说明，例如1 级净化间，则只承受1 个 0.5um 的颗粒。这意味着每立方英尺中尺寸等于或大于 0.5um 的颗粒最多允许一个。9. 描述净化间的舞厅式布局。第六章10 分答：净化间的舞厅式布局为大的制造间具有 10000 级的级别，层流工作台则供给一个 100 级的生产环境。10. 解释水的去离子化。在什么电阻率级别下水被认为已经去离子化？第六章10 分答：用以制造去离子水的去离子化过程是指，用特制的离子交换树脂去除电活性盐类的离子。18M

14、-cm 电阻率级别下水被认为已经去离子化。11. 描述 RCA 清洗工艺。第六章10 分答：工业标准湿法清洗工艺称为 RCA 清洗工艺，由美国无线电公司RCA于 20 世纪 60 年月提出。RCA 湿法清洗由一系列有序的浸入两种不同的化学溶液组成：1 号标准清洗液SC-1和 2 号标准清洗液SC-2。SC-1 的化学配料为NH4OH/H2O2/H2O 这三种化学物按 1:1:5 到 1：2：7 的配比混合，它是碱性溶液，能去除颗粒和有机物质，SC-1 湿法清洗主要通过氧化颗粒或电学排斥起作用。SC-2 的组分是 HCL/H2O2/H2O,按 1：1：6 到 1：2：8 的配比混合，用于去除硅片

15、外表的金属。改进后的 RCA 清洗可在低温下进展，甚至低到45 摄氏度12. 例出典型的硅片湿法清洗挨次。第六章10 分硅片清洗步骤：(1)H2SO4/H2O2(piranha):有机物和金属；(2)UPW 清洗超纯水:清洗；(3)HF/H2O稀 HF:自然氧化层；(4)UPW 清洗:清洗； (5)NH4OH/H2O2/H2O(SC-1):颗粒； (6)UPW 清洗:清洗； (7)HF/H2O:自然氧化层；(8)UPW 清洗:清洗；(9)HCL/H2O2/H2O(SC-2):金属；(10)UPW 清洗:清洗；(11)HF/H2O:自然氧化层；(12)UPW 清洗: 清洗；(13)枯燥:枯燥第三

16、章 器件技术根底1. 按构成集成电路根底的晶体管分类可以将集成电路分为哪 些类型？每种类型各有什么特征？40 分答：分为三种，双极集成电路，MOS 集成电路，双极-MOSBiMOS集成电路。双极集成电路：承受的有源器件是双极晶体管，特点：速度高，驱动力气强，但功耗大，集成力气低。MOS 集成电路：承受的有源器件是 MOS 晶体管，特点：输入阻抗高，抗干扰力气强，功耗小，集成度高。双极-MOSBiMOS集成电路：同时包含双极和 MOS 晶体管，特点：综合了速度高，驱动力气强，抗干扰力气强，功耗小，集成度高的优点，但制造工艺简洁。2. 什么是无源元件？例举出两个无源元件的例子。什么是有 源元件？例

17、举出两个有源元件的例子。30 分答：无源元件：在不需要外加电源的条件下，就可以显示其特性的电子元件。这些元件无论如何和电源相连，都可以传输电流。如电阻，电容。有源元件：内部有电源存在，不需要能量的来源而实行它特定的功能，而且可以把握电流方向，可放大信号。如二极管，晶体管。3. 什么是 CMOS 技术？什么是 ASIC？30 分答：CMOS互补型金属氧化物半导体技术：将成对的金属氧化物半导体场效应晶体管MOSFET集成在一块硅片上。使集成电路有功耗低，工作电压范围宽， 规律摆幅大，使电路抗干扰力气强，隔离栅构造使 CMOS 器件的输入电阻极大， 从而使 CMOS 期间驱动同类规律门的力气比其他系

18、列强得多。ASIC：Application Specific Integrated Circuits专用集成电路，是指应特定用户要求或特定电子系统的需要而设计、制造的集成电路。优点是：体积小， 重量轻，功耗低，牢靠性好，易于获得高性能，保密性好，大批量应用时显著降低本钱。第四章 硅和硅片制备1. 例举得到半导体级硅的三个步骤。半导体级硅的纯度能到达多少？50 分第一步：用碳加热硅石来制备冶金级硅其次步：通过化学反响将冶金级硅提纯以生成三氯硅烷第三步：利用西门子方法，通过三氯硅烷和氢气反响来生产半导体级硅纯度能到达 99.99999999%2. 将圆柱形的单晶硅锭制备成硅片需要哪些工艺流程？30

19、 分 整形处理，切片，磨片和倒角，刻蚀，抛光，清洗，硅片评估，包装3. 什么是外延层？为什么硅片上要使用外延层？20 分外延层是指在硅的外延中以硅基片为籽晶生长一薄膜层，的外延层会复制硅片的晶体结 构，并且构造比原硅片更加规章。外延为器件设计者在优化器件性能方面供给了很大的灵敏 性，例如可以把握外延层掺杂厚度、浓度、轮廓，而这些因素与硅片衬底无关的，这种把握可以通过外延生长过程中的掺杂来实现。外延层还可以削减CMOS 器件中的闩锁效应。第七章 测量学和缺陷检查 第八章 工艺腔中的气体把握 第十九章 硅片测试 其次十章 装配与封装1.给出半导体质量测量的定义。例出在集成电路制造中 12 种不同的

20、质量测量第七章10 分半导体质量测量定义了硅片制造的标准要求，以确保满足器件的性能和牢靠性。 集成电路制造中的 12 种不同的质量测量：1.膜厚 2.方块电阻 3.膜应力4.折射率 5.掺杂浓度6.无图形外表缺陷7.有图形外表缺陷8.关键尺寸9.台阶掩盖 10.套刻标记11.电容-电压特性12.接触的角度2. 硅片关键尺寸测量的主要工具是什么？第七章5 分硅片关键尺寸测量的主要工具是扫描电子显微镜SEM，它能放大 10 万到 30 万倍，这明显高于光学显微镜，用扫描电子显微镜观测硅片的横截面局部能供给缺陷的信息，常与其他分析技术结合使用，如EDX 或FIB。3. 解释投射电子能显微镜。第七章1

21、0 分TEM 把加速和聚拢的电子束投射到格外薄的样品上，电子与样品中的电子碰撞而电子与样品中的原子的碰撞而转变方向，从而产生立体角散射，散射角的大小与样品的密度、厚度有关，因此可以形成明暗不同的影像。TEM 是惟确定量测量硅片上一些格外小特征尺寸的测量工具4. 例出并描述 4 种真空范围。第八章5 分四种真空范围：1低级真空:气流主要是由分子间碰撞产生的也称滞留，压强高得足以机械型压力测量仪测量。2中级真空:范围是 1 托到 10e-3 托。3高级真空:气体分子间很少有碰撞。4超高级真空:是高级真空的延长，通过对真空腔的设计和材料的严格把握尽量削减不需要的气体成分。5. 给出访用初级泵和真空泵

22、的理由。第八章5 分答：当真空里的压强减低时，气体分子间的空间加大了，这成为气体流过系统及在工艺腔内产生等离子体的重要因素。而初级泵可以去除腔内 99.99%的原始空气或其他成分，高级真空泵用来获得压力范围10e-3 托到 10e-9 托的高级和超高级真空。6. 例举并描述 IC 生产过程中的 5 种不同电学测试。第十九章5 分答：IC 生产过程中的 5 种不同电学测试：1IC 设计验证:描述、调试和检验的芯片设计，保证符合规格要求，是在生产前进展的。2 在线参数测试:为了监控工艺，在制作过程的早期前端进展的产品工艺检验测试。在硅片制造过程中进展。3硅片拣选测试探针: 产品功能测试，验证每一个

23、芯片是否符合产品规格。在硅片制造后进展。4牢靠性:集成电路加电并在高温下测试，以觉察早期失效有时候，也在在线参数测试中进展硅片级的牢靠性测试。在封装的 IC 进展。5终测:使用产品规格进展的产品功能测试。在封装的IC 进展。7. 例举并解释 5 个进展在线参数测试的理由。第十九章5 分 答：五个进展在线参数测试的理由为：(1鉴别工艺问题:硅片制造过程中工艺问题的早期鉴定而不是等到已经完成了硅片制造才觉察有问题进展测试。2通过/失效标准:依据通过/失效标准打算硅片是否连续后面的制造程序。3数据收集:为了改进工艺，收集硅片数据以评估工艺倾向如沟道长度的转变。4特别测试:在需要的时候评估特别性能参数

24、如特别客户需求。5硅片级牢靠性:需要确定牢靠性与工艺条件的联系时，进展随机的硅片级牢靠性测试8. 什么是 IC 牢靠性？什么是老化测试？第十九章10 分 IC 牢靠性是指器件在其预期寿命内，在其使用环境中正常工作的概率，换句话说就是集成电路能正常使用多长时间。老化测试在很苛刻的环境中如吧温度提高到 85，提高偏置电压给芯片加电并测试，使不耐用的器件失效，从而避开它们被交给客户，这种测试能够产生更牢靠的集成电路，但往往需要长时间的测试，十几甚至数百小时，这是一种费钱耗时的工作9. 例举在线参数测试的 4 个主要子系统。第十九章5 分 在线参数测试的 4 个主要子系统为：1探针卡接口:是自动测试仪

25、与待测器件之间的接口。2硅片定位:为测试硅片，首先要确与探针接触的硅片的探针仪位置。3测试仪器:高级集成电路需要能够在测试构造上快速、准确、重复地测量亚微安级电流和微法级电容的自动测试设备，它把握测试过程4作为网络主机或客户机的计算机:指导测试系统操作的计算机包括测试软件算法、自动测试设备、用于硅片定位的探查把握软件、测试数据的保存和把握、系统校准和故障诊断。10. 例举并描述硅片拣选测试中的三种典型电学测试第十九章5 分硅片拣选测试中的三种典型电学测试：1DC 测试:第一电学测试是确保探针和压焊点之间良好电学接触的连接性检查。这项检查保证了技术员的测试仪安装正常。2输出检查:硅片选择测试用来

26、测试输出信号以检验芯片性能。主要验证输出显示的位电平规律“ 1”或高电平，规律“0”或低电平，是否和预期的全都。3功能测试:功能测试检验芯片是否依据产品数据标准的要求工作。功能测试软件程序测试芯片的全部方面，它将二进制测试图形参与被测器件并验证其输出的正确性。11. 什么是印刷电路板其次十章5 分印刷电路板PCB又称为底板或载体，用焊料将载有芯片的集成电路块粘贴在板上的电路互连，同时使用连接作为其余产品的电子子系统的接口。12. 例举出传统装配的 4 个步骤。其次十章5 分传统装配的 4 个步骤：1.反面减薄;2.分片;3.装架;4.引线键合13. 例举出两种最广泛使用的集成电路封装材料。其次

27、十章5分两种最广泛使用的集成电路封装材料是塑料封装和陶瓷封装14. 例举并描述 6 种不同的塑料封装形式。陶瓷封装的两种主要封装方法是什么？其次十章10 分答：6 种不同的塑料封装形式：1双列直插封装DIP:典型有两列插孔式管脚向下弯，穿过电路板上的孔。2单列直插封装SIP: 是 DIP 的替代品，用以减小集成电路组件本体所占据电路板的空间。（3） 薄小型封装 TSOP:广泛用于存储器和智能卡具有鸥翼型外表贴装技术的管脚沿两边粘贴在电路板上相应的压点。4西边形扁平封装QFP:是一种在外壳四边都有高密度分布的管脚外表贴装组件。5具有 J 性管脚的塑封电极芯片载体PLCC6无引线芯片载体LCC:是

28、一种电极被管壳四周包起来以保持低刨面的封装形式15. 例举出 7 种先进封装技术。其次十章10 分7 种先进封装技术包括：1倒装芯片:将芯片的有源面具有外表键合压点面对基座的粘贴封装技术。2球栅阵列BGA:与针栅阵列有相像的封装设计，有陶瓷或塑料的基座构成基座具有用于连接基座与电路板的共晶Sn/Pb 焊料球的面阵列。3板上芯片COB: 被开发以集成电路芯片直接固定到具有其它SMT 和PIH 组件的基座上，又被称为直接芯片粘贴。4卷带式自动键合 TAB:是一种I/O 封装方式，它使用塑料袋作为片载体。5多芯片模块MCM: 是一种将几个芯片固定在同意基座上的封装形式。6芯片尺寸封装CSP:一般定义

29、是小于芯片占地面积 1.2 倍的集成电路封装形式。7圆片级封装:是第一级互联和在划片前硅片上的封装I/O 端得形成。第九章 集成电路制造工艺概括1例举出芯片厂中 6 个不同的生产区域并对每一个生产区域做简洁描述。20 分答：芯片厂中通常分为集中区、光刻区、刻蚀区、离子注入区、薄膜生长区和抛光区 6 个生产区域：集中区是进展高温工艺及薄膜积淀的区域，主要设备是高温炉和湿法清洗设备；光刻区是芯片制造的心脏区域，使用黄色荧光管照明，目的是将电路图形转移到掩盖于硅片外表的光刻胶上；刻蚀工艺是在硅片上没有光刻胶保护的地方留下永久的图形；离子注入是用高压和磁场来把握和加速带着要掺杂的杂质的气体；高能杂质离

30、子穿透涂胶硅片的外表，形成目标硅片；薄膜生长主要负责生产各个步骤中的介质层与金属层的淀积。抛光，即CMP化学机械平坦化工艺的目的是使硅片外表平坦化。 2离子注入前一般需要先生长氧化层，其目的是什么？10 分 答：氧化层保护外表免污染，免注入损伤，把握注入温度。 3离子注入后为什么要进展退火？10 分答：推动，激活杂质，修复损伤。 4光刻和刻蚀的目的是什么？20 分答：光刻的目的是将电路图形转移到掩盖于硅片外表的光刻胶上， 而刻蚀的目的是在硅片上无光刻胶保护的地方留下永久的图形。马上图形转移到硅片外表。5为什么要承受 LDD 工艺？它是如何减小沟道漏电流的？10 分 答：沟道长度的缩短增加了源漏

31、穿通的可能性，将引起不需要的漏电流，所以需要承受LDD 工艺。轻掺杂漏注入使砷和BF 这些较大2质量的掺杂材料使硅片的上外表成为非晶态。大质量材料和外表非晶态的结合有助于维持浅结，从而削减源漏间的沟道漏电流效应。6为什么晶体管栅构造的形成是格外关键的工艺？更小的栅长会引发什么问题？10 分答：由于它包括了最薄的栅氧化层的热生长以及多晶硅栅的刻印和刻蚀，而后者是整个集成电路工艺中物理尺度最小的构造。多晶硅栅的宽度通常是整个硅片上最关键的CD 线宽。随着栅的宽度不断削减，栅构造源漏间的硅区域下的沟道长度也不断削减。晶体管中沟道长度的削减增加了源漏间电荷穿通的可能性，并引起了不期望的沟道漏电流。7、

32、描述金属复合层中用到的材料？(10 分) 答：承受三明治金属构造，包括：（1） 淀积 Ti，使钨塞和下一层金属良好键合，层间介质良好键合；（2） Al,Au 合金，参与铜抗电迁移；（3） TiN 作为下一次光刻的抗反射层；8、STI 隔离技术中，为什么承受干法离子刻蚀形成槽？(10 分) 答：承受干法刻蚀，是为了保证深宽比。第十章 氧化1. 二氧化硅薄膜在集成电路中具有怎样的应用？15 分器件保护避开划伤和污染，因 sio2 致密；外表钝化饱和悬挂键，降低界面态；需确定厚度，降低漏电流等；用作绝缘介质和隔离LOCOS,STI如：隔离如场氧，需要确定的厚度、绝缘栅膜厚均匀，无电荷和杂质，需干氧氧

33、化、多层布线绝缘层、电容介质等；选择性集中掺杂的掩膜2. 说明水汽氧化的化学反响，水汽氧化与干氧氧化相比速度是快还是慢？为什么？15 分化学反响：Si+2H2O-SiO2+2H2水汽氧化与干氧氧化相比速度更快，由于水蒸气比氧气在二氧化硅中集中更 快、溶解度更高3. 描述热氧化过程。20 分干氧：SiO2 SiO2氧化速度慢，氧化层枯燥、致密，均匀性、重复性好，与光刻胶的粘附性好水汽氧化：Si+H2O SiO2固+H2(气)氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差湿氧：氧气携带水汽，故既有 Si 与氧气反响，又有与水汽反响氧化速度、氧化质量介于以上两种方法之间4. 影响氧化速度的因素

34、有哪些？(15 分)掺杂物、晶体晶向、压力、温度、水蒸气5. 例举并描述热生长SiO2 Si 系统中的电荷有哪些？15 分界面陷阱电荷、可移动氧化物电荷6. 立式炉系统的五局部是什么？例举并简洁描述(20 分)工艺腔、硅片传输系统、气体安排系统、尾气系统、温控系统工艺腔是对硅片加热的场所，由垂直的石英罩钟、多区加热电阻丝和加热管 套组成硅片传输系统在工艺腔中装卸硅片，自动机械在片架台、炉台、装片台、冷却台之间移动气体安排系统通过将正确的气体通到炉管中来维持炉中气氛 把握系统把握炉子全部操作，如工艺时间和温度把握、工艺步骤的挨次、气体种类、气流速率、升降温速率、装卸硅片第十一章 淀积1. 什么是

35、薄膜？例举并描述可承受的薄膜的 8 个特性。(15 分) 薄膜：指某一维尺寸远小于另外两维上的尺寸的固体物质。好的台阶掩盖力气、高的深宽比填隙力气(3:1)厚度均匀(避开针孔、缺陷、高纯度和高密度、受控的化学剂量构造完整和低应力、好的粘附性避开分层、开裂致漏电2. 例举并描述薄膜生长的三个阶段。10 分（1） 晶核形成分别的小膜层形成于衬底外表，是薄膜进一步生长的根底。（2） 分散成束形成(Si)岛，且岛不断长大（3） 连续成膜岛束集合并形成固态的连续的薄膜 淀积的薄膜可以是单晶如外延层、多晶多晶硅栅和无定形隔离介质，金属膜的3. 什么是多层金属化？它对芯片加工来说为什么是必需的？10 分 多

36、层金属化：用来连接硅片上高密度器件的金属层和绝缘层关键层：线条宽度被刻蚀为器件特征尺寸的金属层。对于ULSI 集成电路而言，特征尺寸的范围在形成栅的多晶硅、栅氧以及距离硅片外表最近的金属层。介质层层间介质ILDILD1：隔离晶体管和互连金属层；隔离晶体管和外表杂质。 承受低k 介质作为层间介质，以减小时间延迟，增加速度。4. 例举淀积的 5 种主要技术。10 分a.APCVD(Atmosphere Pressure Chemical Vapor Deposition) b.LPCVDc. 等 离 子 体 辅 助 CVD ： HDPCVD(High-Density Plasma CVD) 、PE

37、CVD(Plasma enhanced CVD) d.VPE 和金属有机化学气相淀积电化学淀积ECD、化学镀层 物理方法： 1PVD2蒸发(含MBE) 3旋涂( SOG, SOD)5. 描述 CVD 反响中的 8 个步骤15 分。1) 质量传输 2) 薄膜先驱物反响 3) 气体分子集中 4) 先驱物吸附5) 先驱物集中进衬底 6) 外表反响 7) 副产物解吸 8) 副产物去除6. 例举高 k 介质和低 k 介质在集成电路工艺中的作用。10 分1低k 介质须具备低泄漏电流、低吸水性、低应力、高附着力、高硬度、 高稳定性、好的填隙力气，便于图形制作和平坦化、耐酸碱以及低接触电阻。争论较多的几种无机

38、低介电常数二高k 介质应 DRAM 存储器高密度储能的需要，引入了高 k 介质，在一样电容或储能密度可以增加 栅介质的物理厚度，避开薄栅介质隧穿和大的栅漏电流。同时，降低工艺难度。有潜力的高k 介质：Ta2O5, (BaSr)TiO3.7、名词解释：CVD、LPCVD、PECVD、VPE、BPSG。将这些名词翻译成中文并做出解释10 分（1） CVD、化学气相淀积Chemical Vapor Deposition是指利用热 能、辉光放电等离子体或其它形式的能源，使气态物质在固体 的热外表上发生化学反响并在该外表上淀积，形成稳定的固态 物质的工艺过程。（2） 低压CVDLPCVD装片；炉子恒温并

39、对反响室抽真空到1.3 Pa ；充N2 气或其它惰性气体进展吹洗；再抽真空到 1.3 Pa ；完成淀积；关闭全部气流，反响室重抽到 1.3 Pa ；回充N2 气到常压，取出硅片。（3） 等离子体增加 CVDPECVD淀积温度低，冷壁等离子体反响，产生颗粒少，需要少的清洗空间等等离子体关心CVD 的优点。（4） VPE 气相外延：硅片制造中最常用的硅外延方法是气相外延， 属于CVD 范畴。在温度为 800-1150的硅片外表通过含有所需化学物质的气体化合物，就可以实现气相外延。（5） BPSG： 硼磷硅玻璃boro-phospho-silicate-glass，BPSG： 这是一种掺硼的SiO2

40、 玻璃。可承受CVD 方法SiH4+O2+PH3+B2H6， 400oC450oC来制备。BPSG 与PSG磷硅玻璃一样，在高温下的流淌性较好，广泛用作为半导体芯片外表平坦性好的层间绝缘膜8、质量输运限制 CVD 和反响速度限制 CVD 工艺的区分？10 分1、质量传输限制淀积速率淀积速率受反响物传输速度限制，即不能供给足够的反响物到衬底外表，速率对温度不敏感如高压 CVD。2、反响速度限制淀积速率淀积速率受反响速度限制，这是由于反响温度或压力过低(传输速率快)，供给驱动反响的能量缺乏，反响速率低于反响物传输速度。 可以通过加温、加压提高反响速度。9、承受 LPCVD TEOS 淀积的是什么膜

41、？这层膜的优点是什么？10分多晶硅薄膜用TEOS(正硅酸乙酯-臭氧方法淀积 SiO2 SiC2H5O48O3 SiO210H2O8CO2 优点：a、低温淀积；b、高的深宽比填隙力气； c、避开硅片外表和边角损伤；第十二章 金属化 第十八章 化学机械平坦化1. 解释以下名词：互连、接触、通孔和填充塞第十二章10分1互连:由导电材料，如铝、多晶硅和铜制成的连线将电信号传输到芯片的不同局部。互连也被用于芯片上器件和器件整个封装之间的金属连接。2接触:硅芯片内部的器件与第一金属层间在硅片外表的连接。3通孔:穿过各种介质从某一金属层到毗邻金属层形成电通路的开口。4填充薄膜:用金属薄膜填充通孔以便在两层金

42、属间形成电连接2. 例举并描述金属用于硅片制造的 7 种要求。第十二章10分答：金属用于硅片制造的七个要求：1.导电率：为维持电性能的完整性，必需具有高电导率，能够传导高电流密度。2.粘附性：能够粘附下层衬底，简洁与外电路实现电连接。与半导体和金属外表连接时接触电阻低。3.淀积：易于淀积并经相对的低温处理后具有均匀的构造和组分对于合金。能够为大马士革金属化工艺淀积具有高深宽比的间隙。4.刻印图形/平坦化：为刻蚀过程中不刻蚀下层介质的传统铝金属化工艺供给具有高区分率的光刻图形；大马士革金属化易于平坦化。5.牢靠性：为了在处理和应用过程中经受住温度循环变化，金属应相对松软且有较好的延展性。6.抗腐

43、蚀性：很好的抗腐蚀性，在层与层之间以及下层器件区具有最小的化学反响。7.应力：很好的抗机械应力特性以便削减硅片的扭曲和材料失效，比方断裂、空洞的形成和应力诱导腐蚀。3. 解释铝已经被选择作为微芯片互连金属的缘由第十二章10分答：1铝与 P 型硅及高浓度 N 型硅均能形成低欧姆接触；2电阻率低 (3与 SiO2 粘附性强，无需粘附层铝很简洁和二氧化硅反响，加热形成氧化铝；4能单独作为金属化布线，工艺简洁；5能用电阻丝加热蒸发，工艺简洁；6铝互连线与内引线键合简洁；7能轻易淀积在硅片上，可用湿法刻蚀而不影响下层薄膜。综上所述，在硅 IC 制造业中，铝和它的主要过程是兼容的，电阻低，可不加接触层、粘

44、附层和阻挡层等，工艺简洁，产品价格低廉。4. 例举并争论引入铜金属化的五大优点第十二章10 分1.答：1.电阻率的减小。在 20时，互连金属线的电阻率从铝的2.65 -减小到铜的 1.678-，削减RC 延迟，增加芯片速度；2. 削减了功耗。削减了线的宽度，降低了功耗；3.更高的集成密度。更窄的线宽，允许更高密度的电路集成，这意味着需要更少的金属层。4.良好的抗电迁徙性能。铜不需要考虑电迁徙问题。5.更少的工艺步骤。用大马士革方法处理铜具有削减工艺步骤 20%到 30%的潜力。5. 什么是阻挡层金属？阻挡层材料的根本特征是什么？哪种金属常被用作阻挡层金属？第十二章15 分答：阻挡层金属是淀积金

45、属或金属塞，作用是阻挡层上下的材料相互混合。 可承受的阻挡层金属的根本特征是：好的阻挡集中特性；高电导率具有很低的欧姆接触电阻；与半导体和金属接触良好；抗电迁移；膜薄和高温下稳定性好；抗腐蚀和氧化。通常用作阻挡层的金属是一类具有高熔点且被认为是难熔的金属。在硅片制造业中，用于多层金属化的一般难熔金属有钛、钨、钽、钼、钴和铂。难溶金属已经被用于硅片制造业，如双极工艺的肖特基势垒二极管的形成。钛钨和氮化钛也是两种一般的阻挡层金属材料，它们制止硅衬底和铝之间的集中。6. 什么是硅化物？难熔金属硅化物在硅片制造业中重要的缘由是什么？第十二章10 分答：硅化物是难熔金属与硅反响形成的金属化合物，是一种具有热稳定性的金属化合物，并且在硅/难熔金属的分界面具有低的电阻率。难熔金属硅化物的优点和其作用：1、降低接触电阻，2、作为金属与有源层的