【精编版】第五章8088的总线操作和时序微机原理第2版课后答案.pdf

《【精编版】第五章8088的总线操作和时序微机原理第2版课后答案.pdf》由会员分享，可在线阅读，更多相关《【精编版】第五章8088的总线操作和时序微机原理第2版课后答案.pdf（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第五章8088的总线操作和时序本章内容主要介绍8088 执行指令的三种周期，以及它们之间的区别和相互联系，在此基础上结合8088 芯片引脚信号的功能分别介绍最小、最大组态下三总线信号在这些典型的总线周期中出现的时间关系。5.1 重点与难点本章的学习重点包括8088 芯片外部的三总线结构，最大组态与最小组态的基本配置，总线控制器8288 在最大组态配置中的作用，在最大组态系统或最小组态系统中的时序配合问题。3.1.1 8088的工作周期在微型机系统中，CPU的操作都是在系统主时钟CLK的控制下按节拍有序进行的。CPU执行一条指令的时间（包括取指令、指令译码和执行该指令所需的全部时间）称为一个指令

2、周期。把通过外系统总线对存储器或I O端口进行一次读写操作的过程称为总线周期，T状态就是CLK 时钟周期。一个指令周期由若干个总线周期组成。每个总线周期通常包含4个 T 状态，即Tl、T2、T3、T4。在 T1状态，CPU往地址/数据复用总线（AD70）和地址/状态复用总线（A1916/S63）上发地址信息。在T2状态,从地址/数据总线和地址/状态总线上撤消地址信息,并使地址/数据总线成为高阻态,为传送数据信息作准备。与此同时,从地址/状态总线的输出4 位状态信息。在T3状态,地址/状态总线继续输出状态信息,地址/数据总线用于传送数据信息。在存储器或外设不能及时地配合CPU传送数据时,它们可以

3、向CPU请求,在 T3周期之后插入一个或多个等待状态Tw。在 T4状态,一个总线周期结束。在一个总线周期中，A158始终输出地址信息。如果一个总线周期之后,不立即执行下一个总线周期,那么系统总线就会处于空闲状态Ti,执行空闲周期。3.1.2 8088的总线操作18088 芯片引脚构成及在最大最小组态下的意义。8088 的 芯片引脚可分为两种：与工作模式无关的和与工作模式有关的。与工作模式相关的包括24 31、33、34 脚。最小组态工作模式下，系统中只有一个8088微处理器，所有的总线控制信号直接由8088 CPU 产生。MN（引脚33）连至电源,IO/用以区分是存储器访问还是I/O 访问。作

4、为CPU在写操作时输出的一个选通信号.是 CPU输出的中断响应信号。ALE 是地址锁存允许信号。DT/是数据发送接收信号，用以确定数据传送的方向。为数据允许信号。HOLD是系统中别的总线主设备要求占用总线时，向CPU发出的总线请求信号。HLDA 为 CPU向外输出的总线请求响应信号，是系统状态信号，与 IO/线和 DT/线一起，反映现行总线周期的状态。最大组态工作模式下，系统中可以包含有多个微处理器，适用于构成较大规模的微机系统或多处理器微机系统。包含一个总线控制器8288，由 CPU向总线控制器提供总线周期状态信号：、，然后总线控制器对CPU的状态信息进行综合译码，产生全部总线控制信号去控制

5、总线。此时，MN 接地，8088 就处在最大组态，此时、经过8288 总线控制器进行状态译码和命令输出，产生有关存储器访问或I/O 访问的总线周期和所需要的控制信号。/，/都是请求/允许引脚，是由外部的总线主设备请求总线并促使CPU在现行总线周期结束后让出总线用的。有效时，系统中别的总线主设备不能获得对总线的控制。QS1、QS0提供一种状态允许外部追踪8088 内部的指令队列。HIGH在最大组态时始终为高电平。还有一些与工作方式无关的引脚。AD70是地址数据分时复用线。A158是高 8 位地址线。A19l6/S63是地址/状态分时复用线。为读选通信号。READY是准备就绪信号。INTR 是可屏

6、蔽中断请求信号。是检测输人信号，是由“Wait”指令来检查的。NMI为非屏蔽中断输人信号。RESET 是复位输入信号，它引起处理器立即结束现行操作。CLK是时钟输入信号，提供了处理器和总线控制器的定时操作。Vcc 是电源脚。GND 是接地线。28088 的最小组态系统与时序在最小组态系统中，除8088 CPU、存储器、I/O 接口外，还包含8284 时钟发生器、地址锁存器8282 8283 及 82868287 总线收发器。所有的总线控制信号如IO/、ALE、DT/、等均由CPU直接产生。8088 CPU 的地址/数据总线（AD70）和地址/状态总线（A1916/S63）是分时复用总线，即 C

7、PU在与存储器或I/O 端口进行数据交换时，总是在T1状态首先送出访问存储器或I/O端口的地址信息，随后又用这些引脚来传送数据和状态信号。8088 CPU利用 T1状态中的ALE信号的下降沿将地址锁入地址锁存器中。最小组态下，存储器读周期时序是这样的。首先 IO/信号在Tl状态开始后就变为低，表示与存储器通信。其次，从Tl状态开始，Al9 0出现的信号是20 位地址信号，ALE 在 T1状态把地址信息锁存到地址锁存器中，在T2状态，A1916线上出现的地址信号变为状态信号S63。在 T2状态 AD70转为高阻态，为以后读人数据作好准备。在 T2状态信号起变为有效（此时信号为无效），用以控制数据

8、传送的方向。由地址信号经过译码，找到指定的存储单元，在 T3状态，指定单元的内容出现在数据线上。由于进行的是读操作，与总线收发器有关的控制信号，DT/应为低电平，另一控制信号也在T2状态开始有效。8088 CPU在 T4状态的前沿（下降沿）采样数据线，获取数据。当使用的存储器（或外设）工作速度较慢，不能满足上述基本时序的要求，则可用一个READY 信号的产生电路，使8088 在 T3状态 T4状态之间插入Tw状态，来解决8088 与存储器或外设之间的时间配合问题。存储器写周期时序是这样的。首先也要有IO/信号，表示是进行存储器操作。其次要有写入存储单元的地址，以及ALE信号。不同的是要写入存储

9、器的数据，在T2状态，也即当16 位地址线A150已由 ALE锁存后，CPU就把要写入的8 位数据放至AD7 0上了。写操作下，由信号来代替信号，它在 T2状态开始有效。实现写操作时，DT/应为高电平。8088 在 T4状态，使控制信号变为无效，T4开始对存储器的写入过程已经完成。8088 与外设传送数据的时序，与CPU同存储器之间的时序，几乎完全相同，只是IO/信号应为高。38088 的最大组态系统与时序最大组态系统配置与最小组态系统配置相比，最主要的区别是增加了一个总线控制器8288 和一个总线仲裁器8289。8088 CPU输出的状态信号、，同时送给8288 和 8289，由8288 将

10、 CPU的状态信号转换成CPU系统所需要的总线命令和总线控制信号；对存储器和I/O端口进行读写的信号、对地址锁存器8282 和总线收发器8286 的控制信号，以及中断控制器8259 的控制信号；由总线仲裁器8289 对系统多个处理器提出的共享总线资源的要求进行裁决。在最大组态下8088 的基本总线周期仍由4 个 T 状态组成。在T1状态，8088 发出 20 位地址信号，同时送出状态信号、信号给8288 总线控制器。8288 进行译码，产生相应的命令和控制信号输出。8288 在 T1期间送出地址锁存允许信号ALE，将 CPU输出的地址信息锁存至地址锁存器中，再输出到系统地址总线上。在T2状态，

11、8088 开始执行数据传送操作，8088 内部的多路转换开关进行切换，将地址/数据线AD70上的地址信息撤消，切换成数据总线，为读写数据作准备。8288 发出数据总线允许信号DEN和数据发送/接收控制信号DT/，允许总线收发器工作，使数据总线与8088 的数据线接通，并控制数据传送的方向。同样，把地址/状态线 A1916/S63切换成与总线周期有关的状态信息，指示若干与周期有关的情况。在 T3周期开始的前沿（时钟下降沿），8088 采样 READY 线。如果 READY 信号有效 高电平，则在 T3状态结束后进入T4状态。在 T4周期开始的时钟下降沿，把数据总线上的数据读入CPU或写到地址选中

12、的存储单元。在T4状态，8088 完成数据传送，状态信号、变为无操作的状态。在此期间，8088 结束总线周期，恢复各信号线的初态，准备执行下一个总线周期。3.2 例题解析1假定某CPU的时钟频率为5MHz，那么一个基本的总线周期为多长时间？答：一个基本的总线周期由4 个 T状态组成，而每一个 T状态就是时钟周期的长度，8088的时钟频率为5MHz，故一个T状态为 200ns，所以一个基本的总线周期为800ns。28088 如何解决地址线和数据线的复用问题？ALE何时处于有效状态？有效时起什么作用？答：8088 CPU 的地址/数据总线（AD70）和地址/状态总线（A1916/S63）是分时复用

13、总线，CPU 在与存储器或I/O 端口进行数据交换时，总是在T1状态首先送出要访问的存储器或I/O端口的地址信息，随后又用这些引脚来传送数据和状态信号，而在对存储器或I/O 端口进行读写操作时，在整个读写总线周期内地址不应有变化。因此，就必须在总线周期 T1状态先将地址锁存起来，以便在读写总线周期内保持地址稳定。8088 CPU利用 T1状态中的 ALE信号的下降沿将地址锁入地址锁存器中。ALE：地址锁存允许信号。高电平有效。用于将地址选通到地址锁存器。在下跳沿中发生锁存，用来将8088 输出的地址码打人地址锁存器。3.分析 8088 CPU 最大方式下的读/写操作时序。答：在最大组态下808

14、8 的基本总线周期仍由4 个 T 状态组成。在 T1状态，8088 发出 20 位地址信号，同时送出状态信号、信号给8288 总线控制器。8288 对、进行译码，产生相应的命令和控制信号输出。8288 在 T1期间送出地址锁存允许信号 ALE，将 CPU输出的地址信息锁存至地址锁存器中，再输出到系统地址总线上。在T2状态，8088 开始执行数据传送操作。此时，8088 内部的多路转换开关进行切换，将地址/数据线 AD70上的地址信息撤消，切换成数据总线，为读写数据作准备。8288 发出数据总线允许信号DEN和数据发送/接收控制信号DT/，允许总线收发器工作，使数据总线与8088 的数据线接通，

15、并控制数据传送的方向。同样，地址/状态线 A1916/S63上的高位地址信息被切换成与总线周期有关的状态信息，指示若干与周期有关的情况。在 T3周期开始的前沿（时钟下降沿），8088 采样 READY 线。如果READY 信号有效高电平，则在T3状态结束后进入 T4状态。如果访问的是慢速存储器或是外设接口，则应该在Tl输出的地址，经过译码选中某个单元或设备后，立即驱动READY 信号到低电平。8088 在 T3的前沿采样到READY 信号无效，就在T3状态后插人等待周期Tw。在 Tw状态的时钟下降沿，8088 再采样 READY 信号，只要 READY 为低电平，就继续插人Tw状态，直至采样到

16、READY 为高电平，才进入T4状态。在 T4周期开始的时钟下降沿，把数据总线上的数据读入CPU或写到地址选中的单元。在T4状态，8088 完成数据传送，状态信号、变为无操作的过渡状态。在此期间，8088 结束总线周期，恢复各信号线的初态，准备执行下一个总线周期。48088 有两种工作方式,即最大组态工作方式和最小组态工作方式，工作于何种方式由控制总线中的一条()信号线来决定。（A）NMI（B）LOCK（C）MN/（D）IO/答：当 8088 CPU的 MN/引脚接+5V电源时，8088 CPU 工作于最小组态工作方式下；当8088CPU的 MN/引脚接地时，8088CPU工作于最大方式，选择

17、C是正确的。58088 处理器最小组态工作方式和最大组态工作方式的主要差别是（）。（A）容量不同（B）I/O 端口数不同（C）数据总线的位数不同（D）单处理器和多处理器的不同答：8088 CPU工作于最小组态工作方式，用于构成小型的单处理器系统；8088 CPU工作于最大组态工作方式，用于构成多处理器系统，与最小组态工作方式下8088 系统配置相比较，最大组态工作方式系统增加了专用的总线控制器8288，选择答案D是正确的。5.3 习题与参考答案1.Intel8088有那几种工作周期？它们之间的关系如何？2.8088的基本总线周期由哪几个时钟周期组成？在何种情况下需要插入等待周期？3.假定某 C

18、PU的时钟频率为100MHz，那么一个基本的总线周期为多长时间？4.8088 的最小组态（最小模式）的配置与最大组态（最大模式）的配置相比，主要区别是什么？5.8088如何解决地址线和数据线的复用问题？ALE何时处于有效状态？有效时起什么作用？6.8284时钟发生器能产生哪三种信号？结合等待状态产生电路的作用，试述8088 插入等待周期TW的过程。7.8088 在作 I/O 访问时，信号IO/为高电平还是低电平？此时A19A16在 T1T2时的状态有无实际意义？为什么？8.为什么 8088 的 I/O 读写总线周期中总是要插入等待周期TW？9.8288总线控制器有什么功能？10.在 8088

19、的最小组态（最小模式）的配置与最大组态（最大模式）的配置中，系统总线是如何形成的？参考答案：1.答：8088 有三种工作周期：指令周期、总线周期和T 状态（时钟周期）。CPU执行一条指令的时间（包括取指令、指令译码和执行该指令所需的全部时间）称为一个指令周期。把通过系统总线对存储器或I O端口进行一次读写操作过程所需的称为总线周期，T 状态就是 CLK时钟周期。一个指令周期由若干个总线周期组成。每个总线周期通常包含4 个 T状态，即Tl、T2、T3、T4。2.答：8088 的基本总线周期由Tl、T2、T3、T4 4 个 T状态（即时钟周期）组成。当访问的是慢速存储器或是外设接口，因其工作速度与

20、CPU不能匹配，则应该插人等待周期 Tw。3.解：时钟周期T状态是 CLK频率的倒数，即T=；本题 T=10 ns,那么一个基本的总线周期为40 ns。4.答：（见例题解析5）5.答：（见例题解析2）6.答：8284 时钟发生器能产生时钟信号CLK、复位信号RESET和准备好信号READY。当访问的是慢速存储器或是外设接口，则在Tl输出的地址，经过译码选中某个单元或设备后，通过等待状态产生电路，立即驱动READY 信号到低电平。8088 在 T3的前沿采样到READY信号无效，就在T3状态后插人等待周期Tw。在 Tw 状态的时钟下降沿，8088 再采样READY 信号，只要READY 为低电平

21、，就继续插人Tw状态，直至采样到READY 为高电平，才进入 T4状态。7.答：8088 在作 I/O 访问时，信号IO/为高电平，此时A19A16在 T1T2时的状态无实际意义，因为I/O 端口地址只能是8 位的或 16 位的，高4 位地址线不起作用。8.答：一般外设及其接口的工作速度总是跟不上CPU的工作速度，所以8088 的 I/O 读写总线周期中总是要插入等待周期Tw。9.答：在最大组态工作方式中，8288 将 8088 CPU输出的状态信号、的状态信号转换成 CPU系统所需要的总线命令和总线控制信号；对存储器和I/O 端口进行读写的信号、对地址锁存器8282 和总线收发器8286 的控制信号，以及中断控制器8259 的控制信号。10.答：在 8088 的最小组态（最小模式）的配置与最大组态（最大模式）的配置中，8088的引脚 A19 16/S63、A158、AD70经过地址锁存器形成系统地址总线；AD7 0经过总线收发器形成系统数据总线。在最小组态（最小模式）的配置中，系统控制总线直接来自8088 的控制信号引脚，而在最大组态（最大模式）的配置中，8088 CPU 输出的状态信号、经过总线控制器 8288，转换成CPU系统所需要的各种控制信号，从而形成系统控制总线。