通信原理仿真实验报告.pdf

《通信原理仿真实验报告.pdf》由会员分享，可在线阅读，更多相关《通信原理仿真实验报告.pdf（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、文档来源为:从网络收集整理.word 版本可编辑.欢迎下载支持.1文档来源为:从网络收集整理.word 版本可编辑.通信原理仿真实验报告学院通信工程学院班级 1401014班分组参数姓名学号目的：（1）熟悉（）通信系统的工作原理、电路组成和信息传输特点；（2）熟悉上述通信系统的设计方法与参数选择原则；（3）掌握使用参数化图符模块构建通信系统模型的设计方法；（4）熟悉各信号时域波形特点；（5）熟悉各信号频域的功率谱特点。实验内容一：（1）使用 m 序列为数字系统输入调试信号，采用正弦载波，码速率及载波频率参见附表；（2）采用模拟调制或数字检控实现2PSK 调制；（3）通过相干解调完成 2PSK

2、解调，恢复初始 m 序列；（4）从时域观测各信号点波形，获得接收端信号眼图；（5）观测各信号功率谱；（6）完成串并及并串转换模块设计；实验内容二：（7）通过不少于三个频率正弦信号叠加而成的模拟信号作为系统真实输入信号，并采用 PCM 编码方法实现数模转换；（8）模拟输入信号转换形成的数字信号通过2PSK 调制解调系统实现数字频带传输；（9）通过 PCM 解码恢复初始模拟信号；（10）从时域重点观测模拟信号点波形；（11）从频域重点观察模拟信号功率谱。方案：通信模拟信号的数字传输通信系统的组成框图如图1 所示。系统输入的模拟随机信号 m(t)，经过该通信系统后要较好地得到恢复。推荐方案：文档来源

3、为:从网络收集整理.word 版本可编辑.欢迎下载支持.2文档来源为:从网络收集整理.word 版本可编辑.推荐的模拟信号数字频带传输通信系统的组成框图如图2 所示。通过 PCM方式完成数模与模数变换，采用2/BPSK调制方式完成基本数字频带传输。在 2PSK中，通常用初始相位0 和分别表示二进制“1”和“0”。因此，2PSK信号的时域表达式为：即发送二进制符号“1”时（an 取+1），e2PSK(t)取0相位；发送二进制符号“0”时（an 取-1），e2PSK(t)取相位（也可以反之）。这种以载波的不同相位直接去表示相应二进制数字信号的调制方式，称为二进制(绝对)相移方式。已调信号 e2PS

4、K(t)典型波形如下图。2PSK信号的调制器原理方框图模拟调制的方法：2PSK信号的解调器（想干解调）原理方框图和波形图：2PSK仿真结果及分析电路图：时域波形：输入信号：与载波相乘后的波形：经过带通滤波器后的波形：经过低通滤波器后的波形：眼图：输出波形：功率谱图：输入信号：经带通滤波器后的信号：经低通滤波器后的信号：输出信号：带通幅频特性曲线：低通幅频特性曲线:图符参数设置表：编号名称参数0 Source:PN Seq Amp=1 v Offset=0 v Rate=14e+3 Hz Levels=2 Phase=0 deg Max Rate=700e+3 Hz 32 Multiplier:

5、Non Parametric Inputs from t0p0 t26p0 Outputs to 6 28 Max Rate=700e+3 Hz 26 Source:Sinusoid Amp=1 v Freq=56e+3 Hz Phase=0 deg Output 0=Sine t32 Output 1=Cosine 文档来源为:从网络收集整理.word 版本可编辑.欢迎下载支持.3文档来源为:从网络收集整理.word 版本可编辑.Max Rate(Port 0)=700e+3 Hz 6 Adder:Non Parametric Inputs from t32p0 t5p0 Outputs t

6、o 7 Max Rate=700e+3 Hz 5 Source:Gauss Noise Std Dev=100e-3 v Mean=0 v Max Rate=700e+3 Hz 7 Operator:Linear Sys Butterworth Bandpass IIR 2 Poles Low Fc=42e+3 Hz Hi Fc=70e+3 Hz Quant Bits=None Init Cndtn=Transient DSP Mode Disabled Max Rate=700e+3 Hz 8 Multiplier:Non Parametric Inputs from t7p0 t27p0

7、Outputs to 10 Max Rate=700e+3 Hz 27 Source:Sinusoid Amp=1 v Freq=56e+3 Hz Phase=0 deg Output 0=Sine t8 Output 1=Cosine Max Rate(Port 0)=700e+3 Hz 10 Operator:Linear Sys Butterworth Lowpass IIR 3 Poles Fc=14e+3 Hz Quant Bits=None Init Cndtn=Transient DSP Mode Disabled Max Rate=700e+3 Hz 11 Operator:C

8、ompare Comparison=True Output=1 v False Output=0 v A Input=t10 Output 0 B Input=t33 Output 0 Max Rate=700e+3 Hz 33 Source:Sinusoid Amp=0 v Freq=56e+3 Hz Phase=0 deg Output 0=Sine t11 Output 1=Cosine Max Rate(Port 0)=700e+3 Hz 文档来源为:从网络收集整理.word 版本可编辑.欢迎下载支持.4文档来源为:从网络收集整理.word 版本可编辑.12 Operator:Samp

9、ler Interpolating Rate=700e+3 Hz Aperture=0 sec Aperture Jitter=0 sec Max Rate=700e+3 Hz 13 Operator:Hold Last Value Gain=1 Out Rate=700e+3 Hz Max Rate=700e+3 Hz PCM 仿真结果及分析：电路图：串并图符参数设置：编号名称参数0 Source:Sinusoid Amp=1 v Freq=1e+3 Hz Phase=0 deg Output 0=Sine t3 Output 1=Cosine Max Rate(Port 0)=1.3e+6

10、 Hz 1 Source:Sinusoid Amp=1 v Freq=500 Hz Phase=0 deg Output 0=Sine t3 Output 1=Cosine Max Rate(Port 0)=1.3e+6 Hz 2 Source:Sinusoid Amp=2 v Freq=800 Hz Phase=0 deg Output 0=Sine t3 Output 1=Cosine Max Rate(Port 0)=1.3e+6 Hz 3 Adder:Non Parametric Inputs from t0p0 t1p0 t2p0 Outputs to 4 6 Max Rate=1.

11、3e+6 Hz 6 Comm:Compander A-Law Max Input=5 Max Rate=1.3e+6 Hz 文档来源为:从网络收集整理.word 版本可编辑.欢迎下载支持.5文档来源为:从网络收集整理.word 版本可编辑.8 Logic:ADC Twos Complement Gate Delay=0 sec Threshold=500e-3 v True Output=1 v False Output=0 v No.Bits=8 Min Input=-5 v Max Input=5 v Rise Time=0 sec Analog=t6 Output 0 Clock=t14

12、 Output 0 14 Source:Pulse Train Amp=1 v Freq=3.25e+3 Hz PulseW=62.5e-6 sec Offset=-500e-3 v Phase=0 deg Max Rate=1.3e+6 Hz 1623 Operator:Sampler Interpolating Rate=32.5e+3 Hz Aperture=0 sec Aperture Jitter=0 sec Max Rate=32.5e+3 Hz 41 Comm:TD Mux No.Inputs=8 Time per Input=308e-6 sec Time Slot 0=t32

13、 Output 0 Time Slot 1=t33 Output 0 Time Slot 2=t34 Output 0 Time Slot 3=t35 Output 0 Time Slot 4=t36 Output 0 Time Slot 5=t37 Output 0 Time Slot 6=t38 Output 0 Time Slot 7=t39 Output 0 Max Rate=260e+3 Hz 43 Operator:Hold Last Value Gain=1 Out Rate=1.3e+6 Hz Max Rate=1.3e+6 Hz 45 Comm:TD DeMux No.Out

14、puts=8 Time per Output=308e-6 sec Output 0=Time Slot 0 t9 Output 1=Time Slot 1 t9 文档来源为:从网络收集整理.word 版本可编辑.欢迎下载支持.6文档来源为:从网络收集整理.word 版本可编辑.Output 2=Time Slot 2 t9 Output 3=Time Slot 3 t9 Output 4=Time Slot 4 t9 Output 5=Time Slot 5 t9 Output 6=Time Slot 6 t9 Output 7=Time Slot 7 t9 Max Rate(Port 0)

15、=162.5e+3 Hz 9 Logic:DAC Twos Complement Gate Delay=0 sec Threshold=500e-3 v No.Bits=8 Min Output=-5 v Max Output=5 v D-0=t45 Output 0 D-1=t45 Output 1 D-2=t45 Output 2 D-3=t45 Output 3 D-4=t45 Output 4 7 Comm:DeCompand A-Law Max Input=5 Max Rate=162.5e+3 Hz 12 Operator:Linear Sys Butterworth Lowpass IIR 3 Poles Fc=1e+3 Hz Quant Bits=None Init Cndtn=0 DSP Mode Disabled