数字电子技术试题库及答案-期末考试秘籍.pdf

《数字电子技术试题库及答案-期末考试秘籍.pdf》由会员分享，可在线阅读，更多相关《数字电子技术试题库及答案-期末考试秘籍.pdf（23页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字电子技术数字电子技术 期末试题库期末试题库一、选择题：A A 组：1.如果采用偶校验方式，下列接收端收到的校验码中，（A）是不正确的A、00100B、10100C、11011D、11110、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器、下列触发器中没有约束条件的是（D）A、基本 RS 触发器B、主从 RS 触发器C、同步 RS 触发器D、边沿 D 触发器、555 定 时 器 不 可

2、 以 组 成D。A.多 谐 振 荡 器B.单 稳 态 触 发 器C.施 密 特 触 发 器D.JK 触 发 器、编码器（A）优先编码功能，因而（C）多个输入端同时为。A、有B、无C、允许D、不允许、（D）触发器可以构成移位寄存器。A、基本 RS 触发器B、主从 RS 触发器C、同步 RS 触发器D、边沿 D 触发器、速度最快的 A/D 转换器是（A）电路A、并行比较型B、串行比较型C、并串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是(C)A.J-K 触发器B.R-S 触发器C.D 触发器D.T 触发器10.（电子专业作）对于 VHDL 以下几种说法错误的是（A）AVHD

3、L 程序中是区分大小写的。B一个完整的 VHDL 程序总是由库说明部分、实体和结构体等三部分构成CVHDL 程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D结构体是描述元件内部的结构和逻辑功能B B 组：1、微型计算机和数字电子设备中最常采用的数制是-（A）A.二进制B.八进制C.十进制D.十六进制2、十进制数 6 在 8421BCD 码中表示为-（B）A.0101B.0110C.0111D.10003、在图 1 所示电路中，使YA的电路是-（A）A.1B.2C.3D.4_4、接通电源电压就能输出矩形脉冲的电路是-（D）A.单稳态触发器B.施密特触发器C.D

4、触发器D.多谐振荡器5、多谐振荡器有-（C）A.两个稳态B.一个稳态C.没有稳态D.不能确定6、已知输入 A、B 和输出 Y 的波形如下图所示，则对应的逻辑门电路是-（D）A.与门B.与非门C.或非门D.异或门7、下列电路中属于时序逻辑电路的是-（B）A.编码器B.计数器C.译码器D.数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的-（A）A.延迟B.超前C.突变D.放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路-（C）A.RS 触发器B.JK 触发器C.D 触发器D.T 触发器10、电路和波形如下图，正确输出的波形是-（A）A.1

5、B.2C.3D.4C C 组：1十进制数 25 用 8421BCD 码表示为A。A.11001B.0010 0101C.100101D.100012.当逻辑函数有 n 个变量时，共有 D个变量取值组合？A.n B.2n C.n2 D.2n3 在 何 种 输 入 情 况 下，“与 非”运 算 的 结 果 是 逻 辑 0。D A全部输入是 0 B.任一输入是 0 C.仅一输入是 0 D.全部输入是 14 存 储 8 位 二 进 制 信 息 要D个 触 发 器。A.2B.3C.4D.85 欲 使 JK 触 发 器 按 Qn+1=Qn工 作，可 使 JK 触 发 器 的 输 入 端A。A.J=K=1B

6、.J=0,K=1C.J=0,K=0D.J=1,K=06 多 谐 振 荡 器 可 产 生B。A.正 弦 波B.矩 形 脉 冲C.三 角 波D.锯 齿 波7 在 下 列 逻 辑 电 路 中，不 是 组 合 逻 辑 电 路 的 是A。A.译 码 器B.编 码 器C.全 加 器D.寄 存 器8 八 路 数 据 分 配 器，其 地 址 输 入 端 有B个。A.2B.3C.4D.89 8 位 移 位 寄 存 器，串 行 输 入 时 经D个 脉 冲 后，8 位 数 码 全 部 移 入寄 存 器 中。A.1B.2C.4D.810一个无符号 8 位数字量输入的 DAC，其分辨率为 D位。A.1B.3C.4D.8

7、D D 组：1、下列四个数中，最大的数是（B）A、（AF）16B、（001010000010）8421BCD C、（10100000）2D、（198）102、下列关于异或运算的式子中，不正确的是（B）A、AA=0 C、A0=AB、A A 1D、A1=A3、下列门电路属于双极型的是（A）A、OC 门B、PMOS C、NMOSD、CMOS4、对于钟控 RS 触发器，若要求其输出“0”状态不变，则输入的RS 信号应为（A）A、RS=X0B、RS=0X C、RS=X1D、RS=1X5、如图所示的电路，输出F 的状态是（D）A、AB、AC、1D、06、AB+A 在四变量卡诺图中有(B )个小格是“1”。

8、A、13B、12C、6D、57、二输入与非门当输入变化为(A)时，输出可能有竞争冒险。A.0110B.0010C.1011D.11018、N 个 触 发 器 可 以 构 成 能 寄 存(B)位 二 进 制 数 码 的 寄 存 器。A.N-1B.NC.N+1D.2N9、以 下 各 电 路 中，(B)可 以 产 生 脉 冲 定 时。A.多 谐 振 荡 器B.单 稳 态 触 发 器C.施 密 特 触 发 器D.石 英 晶 体 多 谐 振 荡 器10、输入至少(B)位数字量的 D/A 转换器分辨率可达千分之一。A.9B.10C.11D.12E E 组：1、下列编码中，属可可靠性编码的是_。A格雷码 B

9、.余 3 码 C.8421BCD码 D.2421BCD 码2、下列电路中，不属于时序逻辑电路的是_。A计数器 B加法器 C寄存器 DM 序列信号发生器3、下列函数 Y=F（A,B,C,D）中，是最小项表达式形式的是_。AY=A+BC BY=ABCD+AC CY ABCD ABCD DY ABCD ABCD4、要实现Qn1Qn,JK 触发器的 J、K 取值应为_。AJ=0，K=0 BJ=0，K=1 CJ=1，K=0 DJ=1，K=15、用 555 定时器组成施密特触发器，外接电源VCC=12V 电压，输入控制端 CO 外接 10V 电压时，回差电压为_。A.4V B.5V C.8V D.10V二

10、、判断题：A 组：1、MP音乐播放器含有 D/A 转换器，因为要将存储器中的数字信号转换成优美动听的模拟信号音乐。（）2、真值表、函数式、逻辑图、卡诺图和时序图，它们各具有特点又相互关联。（）3、有冒险必然存在竞争，有竞争就一定引起冒险。（）4、时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系（）5、（电子专业作）FPGA 是现场可编程门阵列，属于低密度可编程器件。（）B 组：1、时序电路无记忆功能，组合逻辑电路有记忆功能。-（）2、在普通编码器中，任何时刻都只允许输入二个编码信号，否则输出将发生混乱。（）3、基本的 RS 触发器是由二个与非门组成

11、。-（）4、A/D 转换器是将数字量转换为模拟量。-（）5、逻辑电路如下图所示，只有当A=0，B=0 时 Y=0 才成立。-（）C 组：1若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（）2三态门的三种状态分别为：高电平、低电平、不高不低的电压。（）3.D 触发器的特性方程为Qn+1=D，与 Qn无 关，所 以 它 没 有 记 忆 功 能。（）4.编码与译码是互逆的过程。（）5.同步时序电路具有统一的时钟CP 控制。（）D 组：1、时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。（）2、D 触发器的特性方程为Qn+1=D，与 Qn无 关，所 以 它 没 有 记 忆 功

12、能。（）3、用数据选择器可实现时序逻辑电路。（）4、16 位输入的二进制编码器，其输出端有4 位。（）5、时序电路不含有记忆功能的器件。（）三、填空题：A 组：、数 字 电 路 按 照 是 否 有 记 忆 功 能 通 常 可 分 为 两 类：组 合 逻 辑 电 路、时 序 逻 辑 电 路。、三态门的三种状态是指_0_、_1_、_高阻_。、实现 A/D 转换的四个主要步骤是_采样_、_保持_、_量化_、_编码_。、将十进制转换为二进制数、八进制数、十六进制数：（25.6875)D（)B（)O5、寄存器分为_基本寄存器_和_移位寄存器_两种。6、半导体数 码 显 示 器 的 内 部 接 法 有 两

13、 种 形 式：共阳 极接 法 和共阴 极接 法。7、与下图真值表相对应的逻辑门应是_与门_输入AB000110输出F0001118、已知 L=AC+BC，则 L 的反函数为F=_。9、基本 RS 触发器，若现态为 1，SR，则触发状态应为_1_。10、（电子专业选作）ROM 的存储容量为 1K8，则地址码为_10_位，数据线为_8_位。B 组：1、请将下列各数按从大到小的顺序依次排列：（246）8；（165）10；（10100111）2；（A4）16（10100111）2（246）8（165）10（A4）162、逻辑函数有三种表达式：逻辑表达式、真值表、卡诺图。3、TTL 逻辑门电路的典型高电

14、平值是3.6V，典型低电平值是0.3V。4、数据选择器是一种多个输入单个输出的中等规模器件。5、OC 门能实现“线与”逻辑运算的电路连接，采用总线结构，分时传输数据时，应选用三态门。6、逻辑表达式为F BC AC AB，它存在0冒险。7、时序逻辑电路在某一时刻的状态不仅取决于 这一时刻 的输入状态，还与电路过去的状态有关。8、触发器按逻辑功能可以分为RS、D、JK、T四种触发器。9、双稳态触发器电路具有两个稳态，并能触发翻转的两大特性。10、模数转换电路包括采样、保持、量化和编码 四个过程。_C 组：1、二进制（1110.101）2转换为十进制数为_14.625_。2、十六进制数（BE.6）1

15、6转换为二进制数为_(10111110.011)2_。3、F=ABCD+ABC+ABC+ABC=m(_7,10,11,12,13,14,15_)。4、F=AC+BD 的最小项表达式为_m(1,3,9,10,11,14,15)_。5 一 个 基 本 RS 触 发 器 在 正 常 工 作 时，它 的 约 束 条 件 是不 允 许 输 入R+S=1，则 它S=0且R=0的 信 号。6 555 定 时 器 的 最 后 数 码 为 555 的 是TTL产 品，为 7555 的 是 CMOS产品。7、TTL 与非门的多余输入端悬空时，相当于输入_高_电平。8 数 字 电 路 按 照 是 否 有 记 忆 功

16、 能 通 常 可 分 为 两 类：组 合 逻 辑 电 路、时 序 逻 辑 电 路。9对 于 共 阳 接 法 的 发 光 二 极 管 数 码 显 示 器，应 采 用低电 平 驱 动的 七 段 显 示 译 码 器。10、F=AB+C的对偶函数是_ F=（A+B）C_。D 组：1、将（234）8按权展开为282+381+480。2、（10110010.1011）2=(262.54)8=(B2.B)163、逻辑函数 F=A+B+CD 的反函数F=AB（C+D）。4、逻辑函数通常有真值表、代数表达式、卡诺图 等描述形式。5、施 密 特 触 发 器 具 有回 差现 象，又 称电 压 滞 后特 性。6、在数

17、字电路中，按逻辑功能的不同，可以分为逻辑电路和时序电路。7、消除冒险现象的方法有修改逻辑设计、吸收法、取样法 和 选择可靠编码。8、触 发 器 有2个 稳 态，存 储 8 位 二 进 制 信 息 要8个 触 发 器。9、逻辑代数运算的优先顺序为非、与、或。10、寄 存 器 按 照 功 能 不 同 可 分 为 两 类：移 位寄 存 器 和数 码寄 存 器。E 组：1、数字信号的特点是在上和上都是不连续变化的，其高电平和低电平常用和来表示。2、请将下列各数按从大到小的顺序依次排列：（123）8；（82）10；（1010100）2；（51）16：，以上四个数中最小数的 8421BCD 码为（）842

18、1BCD。3、除去高、低电平两种输出状态外，三态门的第三态输出称为状态。4、在 555 定时器组成的脉冲电路中，脉冲产生电路有，脉冲整形电路有、，其中属于双稳态电路。5、存储容量为 4K8 的 SRAM，有根地址线，有根数据线，用其扩展成容量为 16K16 的 SRAM 需要片。6、实现 A/D 转换的四个主要步骤是_ _、_ _、_ _和编码。四、综合题A 组：1、用代数法化简：Y AB AC BC AC解：Y AB BC A(CC)AB BC A A AB BC A B BC A B2、卡诺图化简：解：Y B C_ _CAB0001001111110 10C_1B 3、电路如下图所示，已知

19、输入波形，试写出Y 的逻辑表达式并画出输出波形。解：YAB_4、跟据给定的ui波形，画出电路的输出u0。解：5、用 8 选 1 数据选择器 74LS151 实现函数。FABACBCABCA0A1A2D0FQSD1D2D3D4D5D6D7解：（1）将输入变量 C、B、A作为 8 选 1 数据选择器的地址码 A2、A1、A0。（2）使8 选 1 数据选择器的各数据输入D0D7分别与函数 F 的输出值一一相对应。即：A2A1A0CBA，D0D70D1D2D3D4D5D61则 8 选 1 数据选择器的输出Q 便实现了函数FABACBC。ABCA0A1A2D0FQSD1D2D3D4D5D6D76、分析下

20、图所示的时序逻辑电路，设触发器的初态为Q1=Q0=0，试：（1）写出输出方程，驱动方程，状态方程；（2）列出状态转换真值表；、（3）画出时序图；（4）分析电路的逻辑功能。CPXQQZ01解：1.写出各逻辑方程：n驱动方程：J0=K0=1J1=K1=X Q0将驱动方程代入 JK 触发器的特性方程Qn1n次态方程：Q0Q0n1 JQn KQn，得：nnnQ1n1(X Q0)Q1n(X Q0)Q1n(X Q0)Q1nnn输出方程：Z Q1Q02.列出状态表如表所示。表解 6.2SQ1n0011Q0n0101Q1n+10110X0Q0n+11010Z0001Q1n+110011Q0n+11010Z00

21、01 3.画出状态图及波形图如图解所示。Q1Q0000/11/0111/01/01/10/010X/Z0/0010/0CPXQ0Q1Z（a）（b）4.逻辑功能分析由状态图可以很清楚地看出电路状态转换规律及相应输入、输出关系：该电路一共有4个状态 00、01、10、11。当X=0 时，按照加1 规律从 0001101100循环变化，并每当转换为 11 状态（最大数）时，输出 Z=1。当 X=1 时，按照减 1 规律从 1110010011循环变化。所以该电路是一个可控的四进制计数器，其中Z 是进位信号输出端。B 组：1、用公式法化简下列逻辑表达式（1）（A+B）（A+B）（2）A+B+C+A B

22、C=AB+AB=12、用卡诺图化简下列逻辑表达式（1）F（A，B，C，D）=m（0，1，2，3，5，7）F=A B+ADABCD000111100011110101101100001000003、试画出 Q 端波形，设初始 J=1，Q=0，悬空表示接高电平4、用 74LS138 和门电路实现函数 F=ABC+A B+BC,并画出逻辑电路图。F=Y0Y1Y2Y4Y65、试设计一个满足下图功能的组合逻辑电路1.真值表A B C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1L00010101ABCLL=AC+BCL=AC+BC6、分析下图时序电路(设初始状态为 0)

23、1、列出时钟方程和驱动方程2、列出状态方程3、列出状态表4、画出状态图5、描述电路功能解：1、时钟方程：CP1=CP2=CP3=CP驱动方程为：D3 Q1nD2 Q3nD1 Q2n2、D 触发器的特性方程为：Qn+1=D状态方程为：nn1Q3 Q1nQ2n1 Q3nQ1n1 Q23、状态表Q3nQ2nQ1n0 0 01 0 01 1 01 1 10 1 10 0 10 1 01 0 1n1n1Q1Q3n1Q21 0 01 1 01 1 10 1 10 0 10 0 01 0 10 1 04、状态图Q3Q2Q1nnn000100110010001011111101（a）（b）5、功能：同步六进制

24、计数器，电路不能自启动。C 组：1、用代数法化简：F（A，B，C，D）=m（1，2，6，7，8，10，13，14，15）参考答案：F=B C D+CD+BC+ABD（或 ACD）+A B D(或 A B C)2、用卡若图化简：F（A，B，C，D）=m（2，3，4，5，8，9，14，15）参考答案：F=A B C+A B C+ABC+A B C3.分析下图逻辑电路图的功能参考答案:Y=AB+BC+AC由真值表可以看出，只有当 A，B，C 三个变量全部相等的时候，输出是 1，其余输出是 0，这实际上是一个同比较器，即输入变量不等时，输出是 1，否则输出是 04.试分析图示时序电路，列出它的状态转换

25、真值表，画出状态转换图及相应的输出波形Q1及 Q2，并说明电路的功能FF11JC11 1CP1KQ1FF21JC11 11KQ25.用 74LS138 和门电路实现下面多输出函数，画出逻辑电路图。Y1 BC ABCY2 ABC ABC BCY3 AC6.用下降沿触发的 JK 触发器，设计一个按自然序进行计数的同步七进制加法计数器。参看教材 119 页 13 题7.（电子专业选作）试用ROM 实现下列函数Y1 ABC ABC ABC ABCY2 BC CAY3 ABCD ABCD ABCD ABCD ABCD ABCDY4 ABC ABD ACD BCD参考答案：D 组：1、利用公式进行化简（1

26、0）F=AD+AD+AB+AC+BD+ACEF+BEF+DEFG解：F=AD+AD+AB+AC+BD+ACEF+BEF+DEFG=A+AB+AC+BD+ACEF+BEF+DEFG=A+AC+BD+BEF+DEFG=A+C+BD+BEF+DEFG=A+C+BD+BEF2、利用卡诺图进行化简（10）F（AC）B（ACD ACD）（A解：F C）B（A CD ACD）=AC B(ACD ACD)=AC+AC+ABCD+A BCDAB00011110CD00011110F=AC+AC+B D11011100001110113、用普通机械开关转接电平信号时，在触点接触瞬间常因接触不良而出现“颤抖”现象，

27、如图(a)所示。为此，常采用图(b)所示防抖动开关电路。试画出波形Q 和Q，并从中体会防抖动原理。（10）VCC=+5VD123S10K10KSSRQQ3R1R2(a)CD解:电路的输出波形 Q 和Q如图所示。(b)SRBCQQ4、试写出图示电路的表达式，并画出相应的输出波形。（10）TitleABSizeBDate:File:NumberRev10-May-2001D:t_sd_jdt_sdn-p74.sch3Sheet ofDrawn By:12TitleASizeNumberABCF解：（1）按照题意，写出电路的逻辑表达式：Y AB AC（2）将波形图按照要求写出真值表A AB BC C

28、Y000100101111001101111011001101100000010110010000(3)画出波形图如下：ABCF5、分析如图所示电路，说明电路实现的逻辑功能。（15）ABC&Y解：（1）根据逻辑电路图写出各个输出端Y1、Y2、Y3 的逻辑表达式：ABC&Y1Y2Y3&YY1 AB，Y2 BC，Y3CA，Y Y1Y2Y3 AB BC AC（2）将逻辑表达式进行化简，得：Y Y1Y2Y3 AB BC ACY AB BC CA（3）根据表达式列出真值表：A AB BC CY00010111000001010011100101110111（4）由真值表判断电路的逻辑功能为：当输入 A、

29、B、C 中有 2 个或 3 个为 1 时，输出 Y 为 1，否则输出 Y 为 0。所以这个电路实际上是一种 3 人表决用的组合电路：只要有2 票或 3 票同意，表决就通过。E 组：将函数化简为最简与或式将函数化简为最简与或式1 1、代数法化简：、代数法化简：F F A AB B C C ACAC A ABCBC B BC CD D2 2、卡诺图化简：、卡诺图化简：F(A,B,C,D)=F(A,B,C,D)=m(0,2,5,7,8,10,11,13)+m(0,2,5,7,8,10,11,13)+d(3,14,15)d(3,14,15)F=F=CDAB分析下图所示电路的逻辑功能（写出表达式，列真值

30、表，描述功能）分析下图所示电路的逻辑功能（写出表达式，列真值表，描述功能）。由由边边沿沿触触发发器器构构成成如如下下电电路路，分分析析触触发发器器 F1F1 和和 F2F2 驱驱动动方方程程和和时时钟钟方方程程，说说明明两两个个触触发发器器工工作作原原理理，试试画画出出图示输入信号作用下图示输入信号作用下 Q Q1 1Q Q2 2的输出波形，设初态的输出波形，设初态Q Q1 1Q Q2 21111。触触发发器器 F1F1触触发发器器 F2F2&F5F5&F4F41 1A AB BC C&F1F1F2F21 1Y1Y11 1&F6F6&F3F31 1Y2Y2触触发发器器 F1F1：触触发发器器

31、F2F2：Q1Q1QQ用用 74LS13874LS138 译码器芯片实现函数，写出最小项表达式，画出译码器芯片实现函数，写出最小项表达式，画出 74LS13874LS138 实现的电路图。实现的电路图。Q1DRDABQ2F(A,B,C)BC AB ABCSTASTB74LS13874LS138A2Y0Y1Y2A1A0Y3Y4Y5Y6Y7STC计数器设计计数器设计（1 1）以）以 74LS29074LS290 为核心，添加适当的门，实现为核心，添加适当的门，实现 N=6N=6 计数器，要求列出有效计数状态。计数器，要求列出有效计数状态。计数状态表74LS290 功能表输输入入输输 出出Q3Q2Q

32、1Q00 0 0 00 0 0 01 0 0 1计数计数计数计数R01R02S01S02CP1 1 0 1 10 1 100 0 0 0000NQ3 Q2 Q1 Q0Q3 Q2 Q1 Q0Q Q3 3Q Q2 2Q Q1 1CP2CP2五进制五进制Q Q0 0CP1CP1二进制二进制R RO1O1R RO2O2S SO1O1S SO2O2（2 2）以）以 74LS16374LS163 为核心，添加适当的门，实现为核心，添加适当的门，实现 1212 归归 1 1 计数器（要求用计数器（要求用 2 2 位位 8421BCD8421BCD 码码表示计数状态）表示计数状态），并简要分析计数器从，并简要

33、分析计数器从 9 91010 以及以及 12121 1 实现原理。实现原理。74LS163 功能表计数器状态计数器状态 9 91010：CP十位十位个位个位Cr01LD10E ET T E EP PQ Q计数器状态计数器状态 12123 3：0 置数图（图（a a）由）由 555555 定时器组成的多谐振荡电路，图（定时器组成的多谐振荡电路，图（b b）是）是 555555 的内部结构图，已知的内部结构图，已知 R1R1R2R25K5K，C C1000pF1000pF。要求：要求：画出画出 VoVo 和和 VcVc 的波形。的波形。图 aVC图 b2/3Vcc1/3Vcct0VO0tHa(s)11 2(Ts)2(Ts)2(Ts)3 8分2221111111111111111231233333333333333333333333333333333333333333333H(z)Ha(s)|s 2 1 ZT1 Z111 211 Z11 Z1 2(1 Z11 Z1)(21 Z11 Z1)31 1 3 z1 3 z2 z323 z 2