电工电子技术基础之数字电路.pdf

《电工电子技术基础之数字电路.pdf》由会员分享，可在线阅读，更多相关《电工电子技术基础之数字电路.pdf（19页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第 1 页第一节第一节 数字电路概述数字电路概述一、数字信号与数字电路一、数字信号与数字电路模拟信号：在时间上和数值上连续的信号。数字信号：在时间上和数值上不连续的（即离散的）信号。ut模拟信号波形对模拟信号进行传输、处理的电子线路称为模拟电路。ut数字信号波形对数字信号进行传输、处理的电子线路称为数字电路。二、数字电路的特点二、数字电路的特点（1）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即 0 和 1 两个逻辑值）。（2）在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的状态和输出信号的状态之间的逻辑关系。（3）对组成数

2、字电路的元器件的精度要求不高，只要在工作时能够可靠地区分0 和 1 两种状态即可。三、数制三、数制1 1、数制、数制（1）进位制：表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。（2）基 数：进位制中可能用到的数码个数。（3）位 权（位的权数）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。2 2、十进制、十进制数码为：09；基数是10。运算规律：逢十进一，即：9110。十进制数的权展开式十进制数的权展开式：103、102、101、1

3、00称为十进制的权。各数位的权是10的幂。同样的数码在不同的数位上代表的数值不同。任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。即：(5555)105103510251015100又如：(209.04)10 21020101910001014 102第 2 页3 3、二进制、二进制数码为：0、1；基数是2。运算规律：逢二进一，即：1110。二进制数的权展开式：如：(101.01)2 1220211200211 2(5.25)10各数位的权是的幂各数位的权是的幂2二进制数只有0和1两个数码，它的每一位都可以用电子元件来实现，且运算规则简单，相应的运算电路也容易实

4、现。运算规则运算规则4 4、十六进制、十六进制加法规则：0+0=0，0+1=1，1+0=1，1+1=10乘法规则：0.0=0，0.1=0，1.0=0，1.1=1数码为：09、AF；基数是16。运算规律：逢逢十十六六进进一一，即：F110。十六进制数的权展开式：如：(D8.A)2 13161816010 161(216.625)10各数位的权是各数位的权是1616的幂的幂5 5、几种进制数之间的对应关系、几种进制数之间的对应关系十进制数0123456789101112131415二进制数0000000100100011010001010110011110001001101010111100110

5、111101111八进制数012345671011121314151617十六进制数0123456789ABCDEF第 3 页四、数制转换四、数制转换244余数低位1 1、十进制数转换为二进制数、十进制数转换为二进制数2220=K0十进制整数转换为二进制采用除基取余法除基取余法，先得到的余数2110=K1为低位，后得到的余数为高位。251=K2例：(44)10(101100)2221=K3210=K401=K5高位2 2、二进制数与十六进制数的相互转换、二进制数与十六进制数的相互转换二进制数与十六进制数的相互转换，按照每每4 4位位二二进进制制数数对对应应于于一一位位十十六六进进制制数数进行转

6、换。000111010100.0110(AF4.76)16=101011110100.01110110(1D4.6)16五、编码五、编码1、数字系统只能识别 0 和 1，怎样才能表示更多的数码、符号、字母呢？用编码可以解决此问题。2、用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码编码。3、用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码代码。4、二-十进制代码：用 4 位二进制数 b3b2b1b0来表示十进制数中的 0 9 十个数码。简称 BCD 码。用四位自然二进制码中的前十个码字来表示十进制数码，因各位的权值依次为8、4、2、1，故称 8421码。十进制数0

7、123456789权8421 码00000001001000110100010101100111100010018421余 3 码0011010001010110011110001001101010111100格雷码00000001001100100110011101010100110011012421 码000000010010001101001011110011011110111124215421 码00000001001000110100100010011010101111005421六、门电路的认识：六、门电路的认识：门电路是一种具有一定逻辑关系的一个或多个输入瑞、一个输出瑞的开关电路

8、。它的输入信号满足一定关系时，有信号输出，反之，则无。即门电路的输入和输出间存在着一定的因果关系，即逻辑关系。1、与逻辑和与门电路与逻辑和与门电路：与逻辑关系表、例子：开关A开关 B灯 F断断不亮开关开关A A开关开关B B断通不亮灯灯 F F通断不亮通通亮与逻辑开关电路图与逻辑开关电路图第 4 页、二极管二输入与门电路：当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做与逻辑与逻辑。实现与逻辑关系的电路称为与门与门。+UCC(+5V)输入输出二极管RD1D2uAuBuFD13VA0V0V0V导通导通FD20V3V0V导通截止0VB3V0V0V截止导通二输入与门电路3V3V3V截

9、止截止与逻辑输入和输出电平关系与逻辑输入和输出电平关系、真值表和符号：输入输出A&FA BFF=ABB00 0二输入与门逻辑符号00 101 011 1与逻辑真值表与逻辑真值表与门的逻辑功能可概括为：输入有与门的逻辑功能可概括为：输入有 0 0，输出为，输出为 0 0；输入全；输入全 1 1，输出为，输出为 1 1。运算规则：逻辑与（逻辑乘）的运运算算规规则则为：00 001 010 0111下图为一个三输入与门电路的输入信号A、B、C 和输出信号 F 的波形图。ABCF2 2、或逻辑和或门电路或逻辑和或门电路开关A开关 B灯 F、例子：断断不亮开关开关A A断通亮灯灯 F F通断亮开关开关B

10、 B通通亮或逻辑开关电路图或逻辑开关电路图或逻辑关系表或逻辑关系表在决定某事件的条件中，只要任一条件具备，事件就会发生，这种因果关系叫做 或逻或逻辑。实现或逻辑关系的电路称为或门或门。、二极管二输入或门电路：输入输出二极管3VAD1D2uAuBuFD10V0V0V截止截止0VB0V3V0V截止导通FD23V0V0V导通截止R3V3V3V导通导通或逻辑输入和输出电平关系、真值表和符号第 5 页AB00011011F0111F=A+BF=A+BAB1F二输入与门逻辑符号或逻辑真值表或逻辑真值表或门的逻辑功能可概括为：输入有或门的逻辑功能可概括为：输入有 1 1，输出为，输出为 1 1；输入全；输入

11、全 0 0，输出为，输出为 0 0。运算规则：逻辑或（逻辑加）的运算规则为：逻辑或（逻辑加）的运算规则为：0 0 00 1 01 0 0111图为一个三输入或门电路的输入信号A、B、C 和输出信号 F 的波形图。ABCF3 3、非逻辑和非门电路非逻辑和非门电路、例子：开关A灯 F断亮通不亮开关开关A A灯灯 F F非逻辑关系表非逻辑关系表非非逻辑开关电路图逻辑开关电路图决定某事件的条件只有一个，当条件出现时事件不发生，而条件不出现时，事件发生，这种因果决定某事件的条件只有一个，当条件出现时事件不发生，而条件不出现时，事件发生，这种因果关系叫做非逻辑。实现非逻辑关系的电路称为非门，也称反相器。关

12、系叫做非逻辑。实现非逻辑关系的电路称为非门，也称反相器。、三极管或门电路或门电路：输入输出+3VRCuAuFFRB0V3V1AFA3V0V非逻辑输入和输出电平关系电路图逻辑符号非门电路和逻辑符号输入输入 A A 为高电平为高电平 1(3V)1(3V)时，三极管饱和导通，输出时，三极管饱和导通，输出 F F 为低电平为低电平 0 0（0V)0V)；输入；输入 A A 为低电平为低电平 0(0V)0(0V)时，时，三极管截止，输出三极管截止，输出 F F 为高电平为高电平 1 1（3V)3V)。、真值表和符号FA1AF01F A10非逻辑逻辑符或逻辑真值表或逻辑真值表运算规则：1 0逻辑非（逻辑反

13、）的运运算算规规则则为：0 1第 6 页总结：1、逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。2、获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。3、逻辑 0 和 1：电子电路中用高、低电平来表示。4、基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。七、复合门电路七、复合门电路将与门、或门、非门组合起来，可以构成多种复合门电路。1 1、与非门：、与非门：ABF由与门和非门构成与非门，具体见下图。001A&1FB011(a)与非门的构成101A&FB110(b)逻辑符号与非门真值表逻辑表达式：F AB与非门的逻

14、辑功能可概括为：输入有0，输出为 1；输入全 1，输出为 0。2、或非门：或非门：由或门和非门构成或非门，具体见下图。ABFA0011F 1B010(a)或非门的构成100A 1FB110(b)逻辑符号或非门真值表逻辑表达式：F A B或非门的逻辑功能可概括为：输入有1，输出为 0；输入全 0，输出为 1。3、异或门：或门：由两个非门、两个与门和或门构成，具体见下图。ABFA&1000 1F011&B1101异 或门或门 的构成110A=1异或门或门真值表B异 或门或门 的逻辑符号逻辑表达式:F AB AB A B异或门的逻辑功能可概括为：输入相异输出为1；输入相同输出为 0。4 4、与或非门

15、、与或非门:由与门、或门和非门构成与或非门。A&A&1B1&FBFCC&DD(a)与或非门的构成(b)与或非门的符号逻辑表达式:F ABCD第 7 页第二节第二节逻辑代数逻辑代数将门电路按照一定的规律连接起来，可以组成具有各种逻辑功能的逻辑电路。分析和设计逻辑电路的数学工具是逻辑代数（又叫布尔代数或开关代数）。逻辑代数具有 3 种基本运算：与运算（逻辑乘）、或运算（逻辑加）和非运算（逻辑非）。1 1逻辑代数的公式和定理逻辑代数的公式和定理（1）常量之间的关系与运算：00 001 010 0111或运算：0 0 00 111 0 1111非运算：1 00 1（2）基本运算与运算：A 0 0A1

16、AA A A A A 0或运算：A 0 AA 11A A A A A 1非运算：A A(分别令 A=0 及 A=1 代入这些公式，即可证明它们的正确性。)（3）基本定理AB B A交换律：注：注：利用真值表很容易证明这些公式的正确性。A B B A如证明 AB=BA：(AB)C A(BC)ABA.BB.A结合律：(A B)C A(B C)000001001000A(B C)AB AC1111分配律：A BC (A B)(AC)A.B A B反演律（摩根定律）：A B A B证明分配率：A+BA=(A+B)(A+C)证明：证明：(A+B)(A+C)=AA+AB+AC+BC分配率分配率A(B+C)

17、=AB+ACA(B+C)=AB+ACAA=AAA=A分配率分配率A(B+C)=AB+ACA(B+C)=AB+ACA+1=1A+1=1=A+AB+AC+BC=A(1+B+C)+BC=A+BCAB AB A吸收律：(A B)(A B)AA A B AA(A B)A BA(A B)AA A B A B第 8 页证明：A AB (A A)(A B)分配率A+BC=(A+B)(A+C)A+A=1A1=11(A B)A B2 2逻辑函数的表示方法逻辑函数的表示方法逻辑函数有 5 种表示形式：真值表、逻辑表达式、卡诺图、逻辑图和波形图。只要知道其中一种表示形式，就可转换为其它几种表示形式。A A、真值表、真

18、值表真值表真值表：是由变量的所有可能取值组合及其对应的函数值ABCF所构成的表格。0 0 01真值表列写方法真值表列写方法：每一个变量均有 0、1 两种取值，n个变0 0 100 1 00量共有 2i种不同的取值，将这 2i种不同的取值按顺序（一般0 1 11按二进制递增规律）排列起来，同时在相应位置上填入函数的1 0 00值，便可得到逻辑函数的真值表。1 0 111 1 01例如，要表示这样一个函数关系：当 3 个变量A、B、C 的1 1 10取值中有偶数个 1 时，函数取值为1；否则，函数取值为0。此函数称为判偶函数，可用真值表表示如下。第二节第二节 组合逻辑电路的设计组合逻辑电路的设计例

19、例 1 1：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭F电灯。实际电路图：220VAB设楼上开关为 A，楼下开关为 B，灯泡为 F。并设开关A、B掷向上方时为 1，掷向下方时为 0；灯亮时F为 1，灯灭时 F 为 0。根据逻辑要求列出真值表。FAB001010100111用与非门实现：F AB AB用同或门实现：Y A B1AA&=1FF&1B&B例例 2 2：用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄 3 种，3 种灯分别单独工作或黄、绿灯同时工作

20、时属正常情况，其他情况均属故障，出现故障时输出报警信号。设红、绿、黄灯分别用A、B、C表示，灯亮时其值为1，灯灭时其值为0；输出报警信号用F表示，第 9 页灯正常工作时其值为 0，灯出现故障时其值为1。根据逻辑要求列出真值表。FABCABCF00011000001010110100110101101111逻辑表达式：逻辑表达式：逻辑电路图：逻辑电路图：1AF ABC ABC ABC ABC&1F ABC ABC ABC ABC ABCBF ABC AB(C C)AC(B B)&1C ABC AB AC&F ABC ABAC例例 3 3：用与非门设计一个举重裁判表决电路。设举重比赛有3 个裁判，

21、一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量 A，副裁判分别为 B 和 C；表示成功与否的灯为F，根据逻辑要求列出真值表。FABCABCF00001000001010110100110101101111逻辑表达式：逻辑表达式：逻辑电路图：逻辑电路图：A&F ABC ABC ABCB&FF ABC ABC ABC&ABC ABC ABC ABCC AB(C C)AC(B B)AB ACF AB AC第 10 页第四节第四节触发器触发器学习要点：触发器的工作原理及逻辑功

22、能学习要点：触发器的工作原理及逻辑功能1、触发器是构成时序逻辑电路的基本逻辑部件。2、它有两个稳定的状态：0 状态和 1 状态；3、在不同的输入情况下，它可以被置成0 状态或 1 状态；4、当输入信号消失后，所置成的状态能够保持不变。所以，触发器可以记忆 1 位二值信号。根据逻辑功能的不同，触发器可以分为RS 触发器、D 触发器、JK 触发器、T 和 T触发器；按照结构形式的不同，又可分为基本RS 触发器、同步触发器、主从触发器和边沿触发器。4.1 RS4.1 RS 触发器触发器1 1、基本、基本 RSRS 触发器：触发器：信号输出端，Q=0、Q=1 的状态称 0 状态，Q=1、Q=0 的状态

23、称 1 状态；S，R 信号输入端，低电平有效。2 2、电路组成和逻辑符号：、电路组成和逻辑符号：QQQQ&SRSR(b)逻辑符号(a)电路组成3 3、工作原理：、工作原理：（1）RD 0、SD1。由于RD 0，不论Q为 0 还是 1，都有Q 1；再由SD1、Q 1可得Q 0。即不论触发器原来处于什么状态都将变成0 状态，这种情况称将触发器置0 或复位。由于是在RD端加输入信号（负脉冲）将触发器置0，所以把RD端称为触发器的置 0 端或复位端。（2）RD1、SD 0。由于SD 0，不论Q为 0 还是 1，都有Q 1；再由RD1、Q 1可得Q 0。即不论触发器原来处于什么状态都将变成1 状态，这种

24、情况称将触发器置1 或置位。由于是在SD端加输入信号（负脉冲）将触发器置1，所以把SD端称为触发器的置 1 端或置位端。（3）RD1、SD1。根据与非门的逻辑功能不难推知，当RD1、SD1时，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。（4）RD 0、SD 0。这种情况下两个与非门的输出端Q和Q全为 1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0 信号同时撤除后，将不能确定触发器是处于1状态还是 0 状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。4 4、功能表、功能表RDSDQ功能不定0 0不允许0

25、10置01 01置1不变1 1保持RSRS 触发器的特点触发器的特点5 5、基本、基本第 11 页（1）触发器的次态不仅与输入信号状态有关，而且与触发器原来的状态有关。（2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻转，实现置0 或置 1。（4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。4.24.2、同步、同步 RSRS 触发器触发器1 1、电路组成和逻辑符号：、电路组成和逻辑符号：QQG1&G2QSDQRDG3G4S S CP RRD&SCPR(a)电路构成(b)逻辑符号3 3、工作原理：、工作原理：C0

26、时，触发器保持原来状态不变。C1 时，工作情况与基本RS 触发器相同。4 4、功能表、功能表n+1功能QCR Sn保持Q0nQ10 0保持10 11置 111 00置 0不定11 1不允许在数字电路中，凡根据输入信号R、S情况的不同，具有置 0、置 1 和保持功能的电路，都称为RS触发器。5 5、主要特点、主要特点（1）时钟电平控制。在CP1 期间接收输入信号，CP0 时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束。不能允许出现R和S同时为 1 的情况，否则会使触发器处于不确定的状态。6 6、波形图、波形图1234CRSQ7 7、计数式、计数式

27、RSRS 触发器触发器QQSCPR设触发器的初始状态为0。根据同步RS触发器的逻辑功能可知，第1个时钟脉冲CP到来时，因R=Q=0、S=Q=1，所以触发器状态翻转为1，即R=Q=1、S=Q=0；第 2 个时钟脉冲C到来时，触发器状态翻转为0，即R=Q=0、S=Q=1。由此可见，每输入一个时钟脉冲C，触发器状态翻转一次，故称为计数式RS触发器，D第 12 页计数式触发器常用来累计时钟脉冲C的个数。4.3 D4.3 D 触发器触发器1 1、同步、同步 D D 触发器触发器QQQQG1&G2G1&G2QQG3&G4G3&G4DCPRSSR1CPCPDD(a)D 触发器的构成(b)D 触发器的简化电路

28、(c)逻辑符号Cp=0 时触发器状态保持不变。Cp=1 时，根据同步RS触发器的逻辑功能可知，如果D=0，则R=1，n 1DS=0，触发器置 0；如果D=1，则R=0，S=1，触发器置 1。即：Q2 2、波形图、波形图CPDQQ在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置 0、置 1 功能的电路，都称为D触发器。4.44.4 主从主从 JKJK 触发器触发器1 1、电路组成、电路组成Q1SDS2从Q2J&S1主Q触触C1C2QQC发发Q1R2器Q2K&R1器QRDSDJ CK RD1(b)逻辑符号(a)电路2 2、工作原理、工作原理（1）接收输入信号的过程。Cp=1

29、时，主触发器被打开，可以接收输入信号J、K，其输出状态由输入信号的状态决定。但由于Cp=0，从触发器被封锁，无论主触发器的输出状态如何变化，对从触发器均无影响，即触发器的输出状态保持不变。（2）输出信号过程当Cp下降沿到来时，即Cp由 1 变为 0 时，主触发器被封锁，无论输入信号如何变化，对主触发器均无影响，即在Cp=1 期间接收的内容被存储起来。同时，由于Cp 由 0 变为 1，从触发器被打开，可以接收由主触发器送来的信号，其输出状态由主触发器的输出状态决定。在Cp=0 期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q 的值当然不可能改变。3 3、逻辑功能分析、逻辑功

30、能分析（1）J=0、K=0。设触发器的初始状态为 0，此时主触发器的R1=0、S1=0，在Cp=1 时主触发器保持 0状态不变；当Cp从 1 变 0 时，由于从触发器的R2=1、S2=0，也保持为0 状态不变。如果触发器的初始第 13 页状态为 1，当Cp从 1 变 0 时，触发器则保持 1 状态不变。可见不论触发器原来的状态如何，当J=K=0时，触发器的状态均保持不变。（2）J=0、K=1。设触发器的初始状态为 0，此时主触发器的R1=0、S1=0，在Cp=1 时主触发器保持 0状态不变；当Cp从 1 变 0 时，由于从触发器的R2=1、S2=0，也保持为0 状态不变。如果触发器的初始状态为

31、 1，则由于R1=1、S1=0，在Cp=1 时将主触发器翻转为 0 状态；当Cp从 1 变 0 时，从触发器状态也翻转为 0 状态。可见不论触发器原来的状态如何，当J=0、K=1 时，输入时钟脉冲Cp后，触发器的状态均为 0 状态。（3）J=1、K=0。设触发器的初始状态为 0，此时主触发器的R1=0、S1=1，在Cp=1 时主触发器翻转为1 状态；当Cp从 1 变 0 时，由于从触发器的R2=0、S2=1，翻转为1 状态。如果触发器的初始状态为1，则由于R1=0、S1=0，在Cp=1 时主触发器状态保持 1 状态不变；当Cp从 1 变 0 时，由于从触发器的R2=0、S2=1，从触发器状态也

32、状态保持1 状态不变。可见不论触发器原来的状态如何，当J=1、K=0 时，输入时钟脉冲Cp后，触发器的状态均为1 状态。（4）J=1、K=1。设触发器的初始状态为 0，此时主触发器的R1=0、S1=1，在Cp=1 时主触发器翻转为1 状态；当Cp从 1 变 0 时，由于从触发器的R2=0、S2=1，翻转为1 状态。如果触发器的初始状态为1，则由于R1=1、S1=0，在Cp=1 时将主触发器翻转为 0 状态；当Cp从 1 变 0 时，由于从触发器的R2=1、S2=0，从触发器状态也翻转为0 状态。可见不论触发器原来的状态如何，当J=1、K=1 时，输入时钟脉冲Cp后，触发器的状态必定与原来的状态

33、相反。由于每来一个时钟脉冲Cp触发器状态翻转一次，所以这种情况下的JK触发器具有计数功能。4 4、功能表、功能表Qn 1功能J KQn0 0保持置00 10置11 01Qn1 1翻转5 5、波形图、波形图CPJKQ4.54.5 触发器逻辑功能的转换触发器逻辑功能的转换在双稳态触发器中，除了 RS 触发器和 JK 触发器外，根据电路结构和工作原理的不同，还有众多具有不同逻辑功能的触发器。根据实际需要，可将某种逻辑功能的触发器经过改接或附加一些门电路后，转换为另一种逻辑功能的触发器。D D 触发器触发器1、D 触发器的构成及其逻辑符号D1CPJCKQQSDQDCQRD(a)电路(b)逻辑符号D 触

34、发器的构成及其逻辑符号第 14 页2、D触发器的功能表Qn1功能D置000置111T T 触发器触发器1、T 触发器的构成及其逻辑符号SDTQQJTCCQQKRDCP(a)电路(b)逻辑符号T 触发器的构成及其逻辑符号2、T 触发器的功能表Qn1功能TQn保持0Qn翻转14.64.6寄存器寄存器在数字电路中，用来存放二进制数据或代码的电路称为寄存器寄存器。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1 位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。按照功能的不同，可将寄存器分为数码寄存器和移位寄存器两大类。数码寄存器数码寄存器只能并行送入数据，需要时也只能

35、并行输出。移位寄存器移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。1 1数码寄存器数码寄存器Q0Q0Q1Q1Q2Q2Q3Q3F0F1F2F3DCDCDCDCCPD0D1D2D3无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D0D3，就立即被送入进寄存器中，即有：n1n1n1Q3n1Q2Q1Q0 D3D2D1D02 2移位寄存器移位寄存器Q0Q1Q2Q3右移DQD输入DQDQDQiD0FD1FD2F右 移C0CC1C2

36、F3移位输出QQQQ脉冲C清零 RD脉冲第 15 页在存数操作之前，先用RD（负脉冲）将各个触发器清零。当出现第 1 个移位脉冲时，待存数码的最高位和 4 个触发器的数码同时右移 1 位，即待存数码的最高位存入Q0，而寄存器原来所存数码的最高位从Q3 输出；出现第 2 个移位脉冲时，待存数码的次高位和寄存器中的4 位数码又同时右移 1 位。依此类推，在 4 个移位脉冲作用下，寄存器中的 4 位数码同时右移 4 次，待存的 4 位数码便可存入寄存器。Q0Q1Q2Q3右移输入DDDDDiD0FDDDQQQ01F2F231123Q3右移C0CCCF输出CQ0Q1Q2Q3移位时钟脉冲输入现态次态说明n

37、nnnn1n1n1n1DCPQQQQQQQQi012301230 0 0 01 0 0 01连续输入1 0 0 01 1 0 0114个11 1 0 01 1 1 011 1 1 01 1 1 1第 16 页第四节第四节计数器计数器能够记忆输入脉冲个数的电路称为计数器计数器。减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器同步计数器十进制计数器计数器异步计数器N进制计数器二进制计数器十进制计数器N进制计数器1 1、异步二进制计数器、异步二进制计数器Q0Q1Q2JQJQJQCF1CCF0CF2KKKRD由于 3 个触发器都接成了T触发器，所以最低位触发器 F0 每来一个时钟脉冲的下

38、降沿（即 C 由 1变 0）时翻转一次，而其他两个触发器都是在其相邻低位触发器的状态表状态表输出端Q由 1 变 0 时翻转，即 F1 在Q0 由 1 变 0 时翻转，F2 在Q1计数脉冲Q2Q1Q0由 1 变 0 时翻转。0000从状态表或波形图可以看出，从状态 000 开始，每来一个计数1001脉冲，计数器中的数值便加1，输入8 个计数脉冲时，就计满归零，2010所以作为整体，该电路也可称为八进制计数器。3011由于这种结构计数器的时钟脉冲不是同时加到各触发器的时钟4100端，而只加至最低位触发器，其他各位触发器则由相邻低位触发器5101的输出Q来触发翻转，即用低位输出推动相邻高位触发器，3

39、 个触6110发器的状态只能依次翻转，并不同步，这种结构特点的计数器称为7111异步计数器。异步计数器结构简单，但计数速度较慢。80002 2、同步二进制计数器、同步二进制计数器Q0Q1Q2JJ&JQQQF1CF2CF0CKK&KCRD第 17 页3 3、数字系统只能识别、数字系统只能识别 0 0 和和 1 1，怎样才能表示更多的数码、符号、字母呢？用编码可以解决此问题。，怎样才能表示更多的数码、符号、字母呢？用编码可以解决此问题。用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码编码。用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码代码。二-十进制代码：用 4 位

40、二进制数 b3b2b1b0 来表示十进制数中的 0 9 十个数码。简称 BCD 码。用四位自然二进制码中的前十个码字来表示十进制数码，因各位的权值依次为8、4、2、1，故称8421 码。4 4、由集成计数器构成、由集成计数器构成N N进制计数器：进制计数器：4 4 位集成同步二进制加法计数器位集成同步二进制加法计数器 74LS16174LS161CR=0 时异步清零Q0Q1Q2Q3UCCCO Q0Q1Q2Q3ETLDCR=1、LD=0 时同步置数。CR=LD=1 且 ET=EP=1 时，16 15 14 13 12 11 10 9ET按 4 位自然二进制码同步计数。CO74LS161EP74L

41、S161LDCR=LD=1 且 ETEP=0 时，计C12345678数器状态保持不变。CRCD0D1D2D3EPGNDCR D0D1D2D3(b)逻辑功能示意图(a)引脚排列图从 74LS161 功能表功能表中可以知道，当清零端CR=“0”，计数器输出 Q3、Q2、Q1、Q0 立即为全“0”，这个时候为异步复位功能。当CR=“1”且 LD=“0”时，在CP 信号上升沿作用后，74LS161 输出端 Q3、Q2、Q1、Q0 的状态分别与并行数据输入端D3，D2，D1，D0 的状态一样，为同步置数功能。而只有当 CR=LD=EP=ET=“1”、CP 脉冲上升沿作用后，计数器加1。74LS161

42、还有一个进位输出端 CO，其逻辑关系是 CO=Q0Q1Q2Q3ET。合理应用计数器的清零功能和置数功能，一片74LS161 可以组成16 进制以下的任意进制分频器。用集成计数器构成N进制计数器的方法：利用清零端或置数端，让电路跳过某些状态来获得N进制计数器。&Q3Q2Q1Q0Q3Q2Q1Q01CO1COETETEP74LS161LDEP174LS161LDCCCCCR1CRD0D1D2D3D0D1D2D3(b)用同步置数端LD 归零(a)用异步清零端CR 归零(将状态 1011 反馈到清零端归零)（将状态 1100反馈到清零端归零）5 5、用、用 74LS16174LS161 构成构成 256

43、256 进制进制QQQQCOQ3Q2Q1Q0CO13210ETET74LS161LD174LS161LD1EPEP1CD0D1D2D3CR1CD0D1D2D3CRC6 6、用、用 74LS16174LS161 构成构成 6060 进制计数器进制计数器256 进制计数器&Q3Q2Q1Q0COETQ3Q2Q1Q0CO1ET74LS161LD174LS161LDEP1EPCCDDCDD01D2D3CR01D2D3CR60 进制计数器第 18 页高位片计数到 3（0011）时，低位片所计数为163=48，之后低位片继续计数到12（1100），与非门输出 0，将两片计数器同时清零。7 7、用、用 74L

44、S16174LS161 构成构成 84218421 码码 6060 进制计数器进制计数器1&1COQ3Q2Q1Q0COQ3Q2Q1Q0ETET1EP 74LS161(十位)LDEP 74LS161(个位)LDCD0D1D2D3CRCCD0D1D2D3CR8421 码 60 进制计数器8 8、用、用 74LS16174LS161 构成构成 84218421 码码 2424 进制计数器进制计数器&1&Q3Q2Q1Q0Q3Q2Q1Q0COCOET1ET1EPEP74LS161(十位)LD74LS161(个位)LDCCDDCRCDDCR01D2D301D2D3&8421 码 24 进制计数器7.37.

45、3编码器编码器用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码编码。实现编码操作的电路称为编码器编码器。7.47.4译码器译码器把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器译码器。译码器就是把一种代码转换为另一种代码的电路。设二进制译码器的输入端为n 个，则输出端为2n 个，且对应于输入代码的每一种状态，2n 个输出中只有一个为 1（或为 0），其余全为0（或为 1）。二进制译码器可以译出输入变量的全部状态，故又称为变量译码器变量译码器。7.4.27.4.2二二-十进制译码器十进制译码器把二-十进制代码翻译成 10 个十进制数字信号的电路，称为二二-十

46、进制译码器十进制译码器。二-十进制译码器的输入是十进制数的4 位二进制编码（BCD 码），分别用A3、A2、A1、A0 表示；输出的是与 10 个十进制数字相对应的10 个信号，用Y9Y0 表示。由于二-十进制译码器有 4 根输入线，10 根输出线，所以又称为4 4 线线-10-10 线译码器线译码器。7.4.37.4.3显示译码器显示译码器用来驱动各种显示器件，从而将a bc da+VCC用二进制代码表示的数字、文字、符ba号翻译成人们习惯的形式直观地显示acb出来的电路，称为显示译码器显示译码器。fbdcg数码显示器数码显示器edecfedgfghe fg hh(a)外形图(b)共阴极(c)共阳极第 19 页