时序逻辑电路分析举例26131.pdf

《时序逻辑电路分析举例26131.pdf》由会员分享，可在线阅读，更多相关《时序逻辑电路分析举例26131.pdf（7页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、时序逻辑电路分析例题 1、分析下图时序逻辑电路。解：1、列出驱动方程：111 KJ 1/122QAAQKJ 2、列出状态方程：将驱动方程代入 JK 触发器的特性方程QKJQQ/*得：/1*1QQ 212/1/21/2/1*2QAQQQAQQAQAQQ 3、列出输出方程：21/2/1QQAQAQY 4、列出状态转换表：（1）当 A=1 时：根据：/1*1QQ；21/2/1*2QQQQQ；/2/1QQY 得：（2）当 A=0 时：根据：/1*1QQ；2/1/21*2QQQQQ；21QQY 得：5、画状态转换图：6、说明电路实现的逻辑功能：此电路是一个可逆 4 进制（二位二进制）计数器，CLK 是计

2、数脉冲输入端，A 是加减控制端，Y 是进位和借位输出端。当控制输入端 A 为低电平 0 时，对输入的脉冲进行加法计数，计满 4 个脉冲，Y 输出端输出一个高电平进位信号。当控制输入端 A 为高电平 1 时，对输入的脉冲进行减法计数，计满 4 个脉冲，Y 输出端输出一个高电平借位信号。2、如图所示时序逻辑电路，试写出驱动方程、状态方程，画出状态图，说明该电路的功能。解：驱动方程 1010KQXJn 1101KQXJn 状态方程 nnnnnnnnnnnnnnQXQQQXQQXQQQXQQXQQXQ0101011001011011 输出方程 01QQXZ 1、状态转换表，如表所示。状态转换图，略。X

3、 nnQQ01 1011nnQQ Z 0 00 01 0 0 01 10 0 0 10 00 1 1J 1K C1 1J 1K C1 1 Q 0 Q CP X Z=1=1=1&FF 1 FF 0 1 1 2、这是一个 3 进制加减计数器，当 X=0 时为加计数器，计满后通过 Z 向高位进位；X=1 时为减计数器，计满后通过 Z 向高位借位；能自启动。例 3、分析下图所示的计数器电路（设初始状态是 0），要求（1）画出状态转换图。（2）画出时序图。（3）说明是多少进制计数器。0 11 00 0 1 00 10 0 1 01 00 0 1 10 01 1 1 11 00 0 答：（1）（2）时序图

4、 4、分析下图所示时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路实现的的逻辑功能。A 为输入变量。解：（1）列写方程驱动方程：CP Q0 Q1 1J 1K C1 Q Q FF0 1J 1K C1 Q Q FF1 1 CP Q0 Q1 触发器的驱动方程为：/11QD 212QQAD（2）列写方程驱动方程：触发器的特性方程为：DQ*将驱动方程代入特性方程可得状态方程为：/11*1QDQ 212*2QQADQ（3）列写输出方程：/2/121/QAQQQAY（4）列出状态转换表：当 A=1 时：根据：/1*1QQ；21/2/1*2QQQQQ；/2/1QQY 得：当 A=0 时：根据：/1*1QQ；2/1/21*2QQQQQ；21QQY 得：（5）画状态转换图：（6）说明电路实现的逻辑功能：（2 分）此电路是一个可逆 4 进制计数器，CLK 是计数脉冲输入端，A 是加减控制端，Y是进位和借位输出端。当控制输入端 A 为低电平 0 时，对输入的脉冲进行加法计数，计满 4 个脉冲，Y 输出端输出一个高电平进位信号。当控制输入端 A 为高电平 1 时，对输入的脉冲进行减法计数，计满 4 个脉冲，Y 输出端输出一个高电平借位信号。