电子秒表设计实验报告5384.pdf
《电子秒表设计实验报告5384.pdf》由会员分享,可在线阅读,更多相关《电子秒表设计实验报告5384.pdf(7页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、淮 阴 工 学 院 数字电子技术课程实验期末考核 2014-2015 学年第 2 学期 实验名称:电子秒表电路的设计 班 级:学 号:姓 名:学 院:电子与电气工程学院 专 业:自动化 系 别:自动化 指导教师:数字电子技术实验指导教师组 成 绩:2015 年 07 月 电子秒表电路的设计 一、实验目的 1.学习数字电路中基本 RS 触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。2.学习电子秒表的调试方法。二、实验原理 图 11 1 为电子秒表的电原理图。按功能分成四个单元电路进行分析。1.基本 RS 触发器 图 11 1 中单元 I 为用集成与非门构成的基本 RS 触
2、发器。属低电平直接触发的触发器,有直接置位、复位的功能 。它的一路输出作为单稳态触发器的输入,另一路输出 Q 作为与非门 5 的输入控制信号。按动按钮开关 K2(接地),则门 1 输出 1;门 2 输出 Q 0,K2 复位后 Q、状态保持不变。再按动按钮开关K1,则 Q 由 0 变为 1,门 5 开启,为计数器启动作好准备。由 1 变 0,送出负脉冲,启动单稳态触发器工作。基本 RS 触发器在电子秒表中的职能是启动和停止秒表的工作。2.时钟发生器 图 11 1 中单元为用 555 定时器构成的多谐振荡器,是一种性能较好的时钟源。调节电位器 RW,使在输出端 3 获得频率为 50HZ 的矩形波信
3、号,当基本 RS 触发器 Q 1 时,门 5 开启,此时 50HZ 脉冲信号通过门 5 作为计数脉冲加于计数器的计数输入端 CP2。图 11-2 单稳态触发器波形图 图 113 74LS90 引脚排列 3.计数及译码显示 二 五 十 进制加法计数器 74LS90 构成电子秒表的计数单元,如图11 1 中单元所示。其中计数器接成五进制形式,对频率为 50HZ 的时钟脉冲进行五分频,在输出端QD 取得周期为 的矩形脉冲,作为计数器的时钟输入。计数器及计数器接成 8421 码十进制形式,其输出端与实验装置上译码显示单元的相应输入端连接,可显示 秒;1 9 秒计时。注:集成异步计数器 74LS90 7
4、4LS90 是异步二 五 十 进制加法计数器,它既可以作二进制加法计数器,又可以作五进制和十进制加法计数器。图 11 3 为 74LS90 引脚排列,表 11 1 为功能表。通过不同的连接方式,74LS90 可以实现四种不同的逻辑功能;而且还可借助 R0(1)、R0(2)对计数器清零,借助 S9(1)、S9(2)将计数器置 9。其具体功能详述如下:(1)计数脉冲从 CP1 输入,QA 作为输出端,为二进制计数器。(2)计数脉冲从 CP2 输入,QD QC QB 作为输出端,为异步五进制加法计数器。(3)若将 CP2 和 QA 相连,计数脉冲由 CP1 输入,QD、QC、QB、QA 作为输出端,
5、则构成异步 8421 码十进制加法计数器。(4)若将 CP1 与 QD 相连,计数脉冲由 CP2 输入,QA、QD、QC、QB 作为输出端,则构成异步5421 码十进制加法计数器。(5)清零、置 9 功能。a)异步清零 当 R0(1)、R0(2)均为“1”;S9(1)、S9(2)中有“0”时,实现异步清零功能,即QD QC QB QA 0000。b)置 9 功能 当 S9(1)、S9(2)均为“1”;R0(1)、R0(2)中有“0”时,实现置 9 功能,即 QD QC QB QA 1001。表 11-1 输 入 输 出 功 能 清 0 置 9 时 钟 QD QC QB QA R0(1)R0(2
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电子 秒表 设计 实验 报告 5384
限制150内