四位数字频率计实验报告24992.pdf

《四位数字频率计实验报告24992.pdf》由会员分享，可在线阅读，更多相关《四位数字频率计实验报告24992.pdf（9页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 数字逻辑电路大型实验报告 姓 名 指导教师 专业班级 学 院 信息工程学院 提交日期 一、实验目的 学习用 FPGA 实现数字系统的方法 二、实验内容 1FPGA,Quartus II 和 VHDL 使用练习 2四位数字频率计的设计 三、四位数字频率计的设计 1工作原理 当系统正常工作时，8Hz 信号测频控制信号发生器进行信号的变换，产生计数信号，被测信号通过信号整形电路产生同频率的矩形波，送入计数模块，计数模块对输入的矩形波进行计数，将计数结果送入锁存器中，保证系统可以稳定显示数据，显示译码驱动电路将二进制表示的计数结果转换成相应的能够在七段数码显示管上可以显示的十进制结果。在数码显示管上

2、可以看到计数结果。工作原理图如下：2设计方案 1)整形电路：整形电路是将待测信号整形变成计数器所要求的脉冲信号 2)控制信号产生器（分频电路）：用 8Hz 时钟信号产生 1Hz 时钟信号、锁存器信号和 cs 信号 3)计时器：采用级联的方式表示 4 位数 4)锁存器：计数结束后的结果在锁存信号控制下锁存 5)译码器：将锁存的计数结果转换为七段显示码 3顶层原理图（总图）注：CLK1：8Hz 时钟信号输入；CLKIN：待测信号输入；显像时自左而右分别是个位、十位、百位、千位；顶层原理图中：（1）consignal 模块：为频率计的控制器，产生满足时序要求的三个控制信号；（2）cnt10 模块：有

3、四个，组成四位十进制（0000-1001）计数器，使计数器可以从 0 计数到 9999；（3）lock 模块：有四个，锁存计数结果；（4）decoder 模块：有四个，将 8421BCD 码的锁存结果转换为七段显示码。4底层 4 个模块（控制信号产生模块，十进制计数器模块，锁存器模块，译码模块）的仿真结果。cnt10 模块（十进制计数器模块）：输入:CLK：待测量的频率信号（时钟信号模拟）；CLR：清零信号，当 clr=1 时计数器清零，输出始终为 0000，只有当 clr=0 时，计数器才正常计数 CS：闸门信号，当 cs=1 时接收 clk 计数，当 cs=0 时，不接收 clk，输出为

4、0；输出：co:进位信号，图中，在 1001（9）的上方产生一个进位信号 0，其余为 1。qq：计数器的四位二进制编码输出，以十进制输出。lock 模块（锁存器模块）：输入 clk 模拟锁存信号，dd 模拟十进制计数器结果；输出 qq 的对应显示表明计数结果成功锁存 Consignal 模块（控制信号产生模块）：上为 8Hz 时是仿真结果：输入为 clk 8Hz 时钟信号（模拟）；输出分别为 clr 清零信号、cs 片选信号（闸门信号）和 lock 锁存信号 下为随意一频率的仿真结果 decoder 模块（译码模块）：输入 din（未展开）：锁存的计数结果，四位二进制数（0000 和 1111

5、）；输出 led7s（未展开）：7 段显示译码，共阳极输出。输入 din（未展开）：锁存的计数结果，十进制（0000-1001）；输出 led7s（未展开）：7 段显示译码，共阳极输出。5项目处理（1）器件选定 每个 VHD 文件经过置顶编译仿真后，通过“File-Create/Update-Create Symbol Files for Current File”生成模块符号，在顶层原理图中调用 （2）管脚锁定 “Assignment-Pins”，在 Location 中输入 DEII 对应管脚名。（3）编程下载“Tools-Programmer”，将“Handware Setup”中“Ha

6、ndware Setting”中双击“USB-Blaster”，并将编程模式确定为“JTAG”，在“Program/Configure”复选框中打勾。点击 Start 开始下载。6.频率测量结果 仿真结果：数码管结果：将短路片依次接在 4Hz、32Hz、128Hz、512Hz、2048Hz 等处，数码显像管显示的数字依次为 0004、0032、0128、0512、2048 四、实验小结 实验中遇到什么问题？如何解决？实验收获和建议。收获和建议：通过此次为期 3 天的是大型数电实验，我学会了如何使用 quartus2 软件，学会了用作图法和程序法进行简单的实验。了解了 DE2 开发板的功能和使用

7、方法，将课本中的学到的知识与实际应用结合了起来，使得知识学习的更加深入。但实验的时间只有 3 天，对 VHDL 语言还不是很掌握，建议以后的实验能让我们有更加多的时间去学习和进行这样的实验 问题与解决方法：1、实验进行中，对新建的 consignal 进行仿真，出来的确是前一个程序 cnt10 的结果-问题所在：未置于顶层 即 VHDL 模块编译时，应将待编译文件置顶（“Project-Set as Top-Level Entity”）再进行编译，否则易产生或者忽视错误。2、VWF 仿真文件的“自动获取输入输出端口（Node Finder）”时框图中没有对应的输入输出端-问题所在：Pins 所

8、选类型未选择 all（而不是 assigned）。注：选择输入输出是不一定要全部选择，可以选择性的选择输入输出总线，这样仿真结果可以更加清晰明了。3、VWF 仿真文件的仿真时间和网格宽度设置好后，可用放大镜功能调节仿真结果的缩放，使结果清晰 4、VWF 仿真时提示找不到相应文件 问题所在：未在 Set Simulate 选项中确定“AssignmentDevice”中得的 VWF 文件 5、设计载入 FPGA 器件后，板上未用的 LED 灯亮，同时蜂鸣器响。为解除这样的情况，应在“Assignment-Device”中选择“Device&Pin Option”按钮，在“Unused Pins”选项卡中的对话框中选择“As input tri-stated”选项。然 后重新编译文件，重新下载即可 6、实验编译报错时，转到程序界面，双击报错行，即能在程序界面中显示出错行 7、仿真 bdf 文件时提示找不到文件 -问题所在：bdf 保存时命名应与新建/打开的 project 的命名相同