「苏州科技学院-集成电路设计实验」45825.pdf

《「苏州科技学院-集成电路设计实验」45825.pdf》由会员分享，可在线阅读，更多相关《「苏州科技学院-集成电路设计实验」45825.pdf（5页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、实验一 芯片基本结构测试 实验目的：1、了解芯片的基本结构 2、掌握微分析设备显微镜的使用 3、掌握集成电路反向设计中的图片提取 实验内容:观察芯片的表面结构。实验要求:（1）装好的芯片，并用在显微镜下观察记录芯片形貌。(2）拼合拍摄下来的芯片表面图,还原原始芯片整体图。实验原理:参照显微镜结构，利用 CCD 数字图像系统显示微观图形。实验仪器:300 显微镜、IB服务器计算机、晶圆样品、镊子等常用工具 实验步骤:（)连接好显微镜系统。(）打开电源启动计算机、显示仪和显微仪。（）放置好晶圆样品。(）显微镜粗调焦距。(5)显微镜细调焦距。(6)控制显微镜载物台，进行扫描观察芯片表面结构，并用计算

2、机保存各块图像()打印所有图片并拼合。实验报告：()实验目的；()实验内容；（3)所用仪器设备；(4)实验步骤；(5）图片拼合总体图；（6）小结。（每个小组交一份报告）实验二 MO电路版图设计 实验目的:1、学习 CMOS 电路的版图设计方法和设计流程。2、学习版图设计软件-edit 使用。3、理解 CMOS 电路中O器件的纵向结构和工艺流程。4、掌握 P 阱 CMOS 工艺下的设计规则。、设计 CMOS 电路中异或门的逻辑结构和版图。实验内容:1、设计 CMOS 电路中异或门的电路能够实现同或逻辑功能，、设计的版图满足 P 阱MOS 电路的版图设计规则。实验原理：1、异或门逻辑功能:Y=AB

3、 2、P 阱MS 工艺下 COS 电路版图结构(反相器为例)B Y 0 0 0 0 1 0 1 1 0 3、P 阱MOS 工艺的设计规则 实验仪器与器件：微型计算机 版图设计软件 Ldit。实验步骤:1、学习 P 阱 CMOS 工艺的设计规则 2、在 L-edit 环境下设置图层结构、栅格尺寸和设计规则。3、设计异或门逻辑结构和版图草图；、设计编辑出异或门的版图文件。思考题：(1)CMS 电路结构有何特点;(2）MOS 管级联在版图中如何实现。实验报告：(1)实验目的；()实验原理;（3）实验环境要求；(4)电路图设计结果；(5）版图设计结果（6）小结 实验三 CMOS 电路的参数测试 实验目

4、的 1、掌握 CMOS 电路的逻辑功能和器件的使用规则 2、学会MOS 电路主要参数的测试方法 实验原理 1、CMS 电路是将 N 沟道 MOS 晶体管和 P 沟道 MOS 晶体管同时用于一个电路中，成为组合二种沟道 MOS 管性能的更优良的集成电路。MS 集成电路的主要优点是:（1）功耗低，其静态工作电流在910A 数量级，是目前所以数字集成电路中最低的,而 TL 器件的功耗则大得多。（2）高输入阻抗，通常大于1010，远高于T器件的输入阻抗。（3）接近理想的传输特性,输出高电平可达电源电压的 99.9%以上，低电平可达电源电压的 0.以下，因此输出逻辑电平的摆幅很大,噪声绒容限很高。（4）

5、电源电压范围广,可在+V+7V 范围内正常运行。（5）由于有很高的输入阻抗,要求驱动电流很小,约 0.1 微安,输出电流在+V 电源下约为 500 微安，远小于 TL 电路,如以此电流来驱动同类门电路,其扇出系数将非常大。在一般低频率时,无需考虑扇出系数,但在高频时，后级门的输入电容将成为主要负载，使其扇出能力下降,所以在较高频率工作时,COS 电路的扇出系数一般取1020.2、CMOS 门电路逻辑功能 尽管 CMOS 与TL 电路内部结构不同，但他们的逻辑功能完全一样。本实验结果参考反相器44 的基本静态参数。3、CMS 电路的使用规则 由于 CMOS 电路有很高的输入阻抗,这给使用者带来一定的麻烦，即外来的干扰信号很容易在一些悬空的输入端上感应出很高的电压,以至损坏器件。COS 电路的使用规则如下：