计算机组成原理与系统结构 (25).ppt

《计算机组成原理与系统结构 (25).ppt》由会员分享，可在线阅读，更多相关《计算机组成原理与系统结构 (25).ppt（22页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、2N/2w i=j modm(Tag)CPUN=(s+w)i=j modmCache2N/2w 2N/2w Cache直接存储访问直接存储访问直接存储访问直接存储访问DMADMA计算机组成原理与系统结构2N/2w i=j modm(Tag)CPUN=(s+w)i=j modmCache2N/2w 2N/2w Cache编程式I/O需要占用所有CPU时间编程式编程式I/OI/O和中断驱动式和中断驱动式I/OI/O的不足的不足中断驱动式I/O尽管与编程式I/O相比，CPU使用效率更高，但仍然需要CPU频繁参与，且传输速率较低在这两种模式下，所有数据的传输都必须经过CPU传输速度有限CPU必须管理每

2、个字的I/O传送当传输大量数据时，这两者都不合适，直接存储访问DMA是一种更有效的技术DMACacheCache2N/2w i=j modm(Tag)CPUN=(s+w)i=j modmCache2N/2w 2N/2w CacheDMACacheCacheDMA是一种完全由硬件执行I/O交换的工作方式DMA模块独立于CPUDMA模块是系统总线上的附加模块（硬件）DMA控制器从CPU完全接管对I/O的控制数据交换不经过CPU直接在主存和I/O模块间进行数据传送2N/2w i=j modm(Tag)CPUN=(s+w)i=j modmCache2N/2w 2N/2w CacheDMACacheCa

3、cheDMA模块可以和CPU并行工作DMA模块仅仅包含DMA控制器，没有集成I/O模块其他功能在总线中属于主动方（动作的发起者）主存则是从动方2N/2w i=j modm(Tag)CPUN=(s+w)i=j modmCache2N/2w 2N/2w CacheDMACacheCache外设可以通过外设可以通过DMADMA控制器直接控制器直接访问主存访问主存使用总线的优先级使用总线的优先级:DMACPU:DMACPU2N/2w i=j modm(Tag)CPUN=(s+w)i=j modmCache2N/2w 2N/2w Cache速度快DMACacheCache在数据传送过程不涉及保存现场、恢

4、复现场之类的工作主存地址修改，传送字数的计数都是由硬件线路直接实现DMA方式能满足高速I/O设备的要求，也有利于CPU效率的发挥能完成字节-字之间的相互转换DMADMA被广泛用于连接高速外设，如硬盘、光盘、磁带机等被广泛用于连接高速外设，如硬盘、光盘、磁带机等DMA的优点CacheCache2N/2w i=j modm(Tag)CPUN=(s+w)i=j modmCache2N/2w 2N/2w CacheDMA的传送方式CacheCache块传送方式（独占方式）DMA整个数据块的传送过程是完全连续的在DMA传送数据块期间，CPU是完全放弃系统总线的，直到整个数据块传送结束，DMA才交还系统总

5、线给CPU优点：控制简单，有助于将程序或者数据文件写入存储器缺点：在DMA访问主存阶段，CPU不能使用总线2N/2w i=j modm(Tag)CPUN=(s+w)i=j modmCache2N/2w 2N/2w CacheDMA的传送方式CacheCache周期窃用方式如果系统不允许CPU长时间放弃系统总线，则周期窃取是一种可选方式当I/O设备没有DMA请求时，CPU按程序访问主存一旦I/O设备有DMA请求，则I/O设备通过DMA控制器挪用一个或几个总线周期来访问主存2N/2w i=j modm(Tag)CPUN=(s+w)i=j modmCache2N/2w 2N/2w CacheDMA的

6、传送方式CacheCache周期窃用方式DMA每次仅掌控总线一个周期，进行一个字的传送，每传送完一个字，马上把系统总线权返还给CPU过一个总线周期，它才能再次提出总线占用请求，再占用一个总线周期传送一个字，直至整个数据块传送完毕DMA控制器实质上是夹在CPU指令执行和传送数据之间使用总线2N/2w i=j modm(Tag)CPUN=(s+w)i=j modmCache2N/2w 2N/2w CacheDMA的传送方式CacheCache周期窃用方式此过程不同于中断此过程不同于中断CPU不需要保存现场，仅仅是被迫等待一个总线周期CPU在访问总线之前被挂起即在取指、取操作数或写操作数之前优点：C

7、PU不会长时间不能访存缺点：传送速度比突发方式慢2N/2w i=j modm(Tag)CPUN=(s+w)i=j modmCache2N/2w 2N/2w CacheDMA的传送方式CacheCache周期窃用方式2N/2w i=j modm(Tag)CPUN=(s+w)i=j modmCache2N/2w 2N/2w CacheDMA的传送方式CacheCache透明方式(交替方式)CPU和DMA是分时复用系统总线的将一个总线周期分为两部分C1和C2，其中C1专供DMA访问主存，C2专供CPU访问主存整个过程不需要总线使用权的申请、建立和归还，总线是依据时序进行控制优点：对DMA传送和CPU

8、来讲都是高效的缺点：对应的硬件逻辑更为复杂2N/2w i=j modm(Tag)CPUN=(s+w)i=j modmCache2N/2w 2N/2w CacheDMA控制器的结构CacheCache数据寄存器数据计数器地址寄存器控制状态逻辑DMA控制器的结构CacheCache2N/2w i=j modm(Tag)CPUN=(s+w)i=j modmCache2N/2w 2N/2w CacheDMA操作过程CacheCache通过地址总线发给DMA的地址寄存器发读发读/写信号写信号再通过DMA挂接的I/O模块通知对应的外设发送发送I/OI/O模块模块及设备地址及设备地址CPU检测DMA和外设的

9、状态，如果就绪，CPU向DMA发出读或写命令前处理阶段2N/2w i=j modm(Tag)CPUN=(s+w)i=j modmCache2N/2w 2N/2w CacheDMA操作过程CacheCacheCPU检测DMA和外设的状态，如果就绪，CPU向DMA发出读或写命令前处理阶段发主存发主存中存放数据块的起始地址中存放数据块的起始地址通过数据总线发送，并被存入DMA的地址寄存器发送所需传输的数据块大小发送所需传输的数据块大小通过数据总线发送，并被存入DMA的数据计数器2N/2w i=j modm(Tag)CPUN=(s+w)i=j modmCache2N/2w 2N/2w CacheDMA

10、操作过程CacheCacheCPUCPU继续其他工作，继续其他工作，DMADMA进入数据采集和传送进入数据采集和传送阶段阶段数据传送阶段DMA接管I/O控制，通过I/O模块从外设读取一个字到DMA的数据寄存器通过系统总线送给主存，或者反向操作每完成一个字的传送，计数器都会减1，同时将地址寄存器里的地址减1如此往复，直到计数器为0，数据传送完毕2N/2w i=j modm(Tag)CPUN=(s+w)i=j modmCache2N/2w 2N/2w CacheDMA操作过程CacheCacheDMA通过中断控制器，向CPU发出中断请求，通知CPU数据传送完毕或者出错后处理CPU响应中断请求，把D

11、MA的各个寄存器进行复位DMA方式也用到了中断，但是它是在传送完一块数据后才中断CPU一次，而普通中断驱动式I/O则是每传一个字都要中断一次CPU，CPU的效率更高传送完成后，DMA控制器发出中断2N/2w i=j modm(Tag)CPUN=(s+w)i=j modmCache2N/2w 2N/2w CacheDMA传输过程CacheCache在整个过程中CPU只是在整个数据块传送的开始以及结束时才参与，在数据块的传送过程中，CPU一直在做其他有效的工作DMA控制器和CPU长时间在并行工作，这样也就极大的节省了CPU时间，提高了效率2N/2w i=j modm(Tag)CPUN=(s+w)i

12、=j modmCache2N/2w 2N/2w CacheDMA的配置CacheCache单总线，分离式DMA控制器I/O到DMA一个总线周期DMA到主存一个总线周期每传送一个字消耗两个总线周期每传送一个字消耗两个总线周期CPUCPU挂起两次挂起两次2N/2w i=j modm(Tag)CPUN=(s+w)i=j modmCache2N/2w 2N/2w CacheDMA配置CacheCache单总线,集成DMA控制器DMA到主存一个总线周期控制器可能支持控制器可能支持 11个设备个设备每次传输只使用一次总线每次传输只使用一次总线CPUCPU挂起一次挂起一次2N/2w i=j modm(Tag)CPUN=(s+w)i=j modmCache2N/2w 2N/2w CacheDMA配置CacheCacheI/O总线式所有I/O模块通过独立的I/O总线挂接到一个总的DMA控制器上减小了DMA模块的数量，节约了成本，并易于扩展每次传输使用一次总线CPU挂起一次DMA到主存