计算机组成原理与系统结构 (54).ppt

《计算机组成原理与系统结构 (54).ppt》由会员分享，可在线阅读，更多相关《计算机组成原理与系统结构 (54).ppt（21页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、2N/2w i=j mod m(Tag)CPUN=(s+w)i=j mod mCache2N/2w 2N/2w Cache处理器控制处理器控制处理器控制处理器控制计算机组成原理与系统结构2N/2w i=j mod m(Tag)CPUN=(s+w)i=j mod mCache2N/2w 2N/2w Cache处理器控制CacheCache定义控制器的功能定义CPU的基本元素描述处理器的微操作确定为了使微操作完成，控制器必须具备的功能2N/2w i=j mod m(Tag)CPUN=(s+w)i=j mod mCache2N/2w 2N/2w Cache处理器控制CacheCache处理器的基本元

2、素ALU寄存器组内部数据通路外部数据通路控制器2N/2w i=j mod m(Tag)CPUN=(s+w)i=j mod mCache2N/2w 2N/2w Cache处理器控制CacheCache微操作的类型寄存器之间传送数据数据传送数据传送将数据由寄存器传送到外部接口将数据从外部接口传送到寄存器执行算术或逻辑运算执行算术或逻辑运算指令周期中的所有微操作都可以归为上面类型中的一种2N/2w i=j mod m(Tag)CPUN=(s+w)i=j mod mCache2N/2w 2N/2w Cache处理器控制CacheCache控制器的两项基本任务控制器要根据正在执行的程序，使CPU以恰当的

3、顺序按步执行一系列的微操作系列微操作排序排序执行执行控制器使每个微操作得以完成这些任务都是通过控制信号来具体完成这些任务都是通过控制信号来具体完成2N/2w i=j mod m(Tag)CPUN=(s+w)i=j mod mCache2N/2w 2N/2w Cache处理器控制CacheCache控制器的输入信号完成各种微操作都需要占用一定的时间，而且各个操作都是有先后顺序的时钟时钟为了使控制器按一定的先后顺序，在一定的节拍发出各个控制信号，控制器必须要受时钟控制该时钟的周期被称为处理器周期时间或时钟周期时间在每个时钟周期内，CU发送一个或者发送一组能同时执行的微操作命令，完成一个或几个微操作

4、2N/2w i=j mod m(Tag)CPUN=(s+w)i=j mod mCache2N/2w 2N/2w Cache处理器控制CacheCache控制器的输入信号当前执行指令的操作码和寻址方式决定了在执行周期内完成哪些微操作指令寄存器指令寄存器它译码后与时钟配合便可产生不同的控制信号2N/2w i=j mod m(Tag)CPUN=(s+w)i=j mod mCache2N/2w 2N/2w Cache处理器控制CacheCache控制器的输入信号e.g.中断请求及确认信号来自控制总线的控制信号来自控制总线的控制信号控制器需要一些标志来确定CPU的状态以及前一个ALU操作结果的性质标志标

5、志2N/2w i=j mod m(Tag)CPUN=(s+w)i=j mod mCache2N/2w 2N/2w Cache处理器控制CacheCache控制信号控制器的输出信号 控制寄存器和其他部件进行数据传送CPUCPU内部的控制信号内部的控制信号启动的ALU完成指定功能对存储器的控制信号控制总线的控制信号控制总线的控制信号对I/O模块的控制信号2N/2w i=j mod m(Tag)CPUN=(s+w)i=j mod mCache2N/2w 2N/2w Cache控制器的模型2N/2w i=j mod m(Tag)CPUN=(s+w)i=j mod mCache2N/2w 2N/2w C

6、ache控制信号举例CacheCache数据总线地址地址总线总线2N/2w i=j mod m(Tag)CPUN=(s+w)i=j mod mCache2N/2w 2N/2w Cache控制信号举例CacheCache取指周期t1:MAR (PC)t1:打开PC和MAR之间的逻辑门(C2)打开MAR和地址总线之间的逻辑门(C0)2N/2w i=j mod m(Tag)CPUN=(s+w)i=j mod mCache2N/2w 2N/2w Cachet2:打开MBR和数据总线之间的逻辑门(C5)控制信号对PC的内容+I，并把结果存回PC(C3)控制信号举例CacheCache取指周期t3:打开M

7、BR和IR之间的逻辑门(C4)发送读内存命令(Cr)2N/2w i=j mod m(Tag)CPUN=(s+w)i=j mod mCache2N/2w 2N/2w Cache时钟每个时钟周期，控制器读取以下输入每个时钟周期，控制器读取以下输入 指令寄存器标志控制总线的控制信号处理器控制CachCache e2N/2w i=j mod m(Tag)CPUN=(s+w)i=j mod mCache2N/2w 2N/2w Cache处理器控制CachCache e同时向以下目标发送一系列的控制信号同时向以下目标发送一系列的控制信号数据通路控制器控制CPU内部的数据流ALU控制ALU的一组控制信号控制

8、总线2N/2w i=j mod m(Tag)CPUN=(s+w)i=j mod mCache2N/2w 2N/2w Cache控制器必须要知道它处于指令周期的哪个阶段，控制器必须要知道它处于指令周期的哪个阶段，并据此通过综合所有输入信号再产生若干控制并据此通过综合所有输入信号再产生若干控制信号输出来实现一系列微操作信号输出来实现一系列微操作控制器是采用时钟来对事件的顺序进行定时，控制器是采用时钟来对事件的顺序进行定时，让事件之间有一定的时间间隔来让信号稳定让事件之间有一定的时间间隔来让信号稳定处理器控制CachCache e2N/2w i=j mod m(Tag)CPUN=(s+w)i=j m

9、od mCache2N/2w 2N/2w Cache微操作和控制信号2N/2w i=j mod m(Tag)CPUN=(s+w)i=j mod mCache2N/2w 2N/2w Cache控制器是整个计算机运行的引擎关于控制器的几点总结关于控制器的几点总结它只需要用很少的一些控制信号就可以达到控制所有事情的目的排序微操作执行微操作通过它不关心正在处理的数据或结果本身是什么，而更关注已有结果的性质，并需要据此进行下一步控制处理器控制CachCache e2N/2w i=j mod m(Tag)CPUN=(s+w)i=j mod mCache2N/2w 2N/2w CacheALU 与寄存器，寄

10、存器与寄存器相连处理器的内部组织CPUCPU中中通常采用内部总线的方式通常采用内部总线的方式简化内部连接且节省空间为了通过总线读出或写入寄存器需提供相应的门和控制信号另外的一些控制线用来控制数据与系统总线的交换以及ALU的操作处理器控制CachCache e2N/2w i=j mod m(Tag)CPUN=(s+w)i=j mod mCache2N/2w 2N/2w Cache输入寄存器:Y内部总线方式的处理器组织为了为了ALUALU操作添加了两个通用寄存器操作添加了两个通用寄存器输出寄存器:Z以避免总线冲突及反馈以避免总线冲突及反馈处理器控制CachCache e2N/2w i=j mod m(Tag)CPUN=(s+w)i=j mod mCache2N/2w 2N/2w Cache有内部总线的CPU