同步时序逻辑电路下.ppt
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《同步时序逻辑电路下.ppt》由会员分享,可在线阅读,更多相关《同步时序逻辑电路下.ppt(72页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、同步时序逻辑电路下现在学习的是第1页,共72页同步时序逻辑电路设计同步时序逻辑电路设计设计分五步进行设计分五步进行设计分五步进行设计分五步进行:(1)(1)(1)(1)根据功能要求作出原始状态图和状态表(含多余状态)根据功能要求作出原始状态图和状态表(含多余状态)根据功能要求作出原始状态图和状态表(含多余状态)根据功能要求作出原始状态图和状态表(含多余状态)(2)(2)(2)(2)状态化简状态化简状态化简状态化简(消去多余状态消去多余状态消去多余状态消去多余状态)(3)(3)(3)(3)状态分配状态分配状态分配状态分配(状态编码状态编码状态编码状态编码)(4)(4)(4)(4)选定触发器,求出
2、输出函数和激励函数表达式选定触发器,求出输出函数和激励函数表达式选定触发器,求出输出函数和激励函数表达式选定触发器,求出输出函数和激励函数表达式(5)(5)(5)(5)画出逻辑电路画出逻辑电路画出逻辑电路画出逻辑电路 (按输出函数和激励函数式按输出函数和激励函数式按输出函数和激励函数式按输出函数和激励函数式)现在学习的是第2页,共72页(1)建立原始状态图和状态表)建立原始状态图和状态表l l设计要求设计要求设计要求设计要求 原始状态图(关键)原始状态图(关键)原始状态图(关键)原始状态图(关键)不要想着节省状态,一定要画全;要考虑到从每个状态不要想着节省状态,一定要画全;要考虑到从每个状态不
3、要想着节省状态,一定要画全;要考虑到从每个状态不要想着节省状态,一定要画全;要考虑到从每个状态出来所有的输出情况。出来所有的输出情况。出来所有的输出情况。出来所有的输出情况。l l从两个方面着手从两个方面着手从两个方面着手从两个方面着手确定输入与输出变量确定输入与输出变量确定输入与输出变量确定输入与输出变量确定电路应包含的状态数确定电路应包含的状态数确定电路应包含的状态数确定电路应包含的状态数 (一个不能少一个不能少一个不能少一个不能少)和状态之间的关系和状态之间的关系和状态之间的关系和状态之间的关系 (关关关关系不能错系不能错系不能错系不能错)。即即即即 输入为串行二进制码输入为串行二进制码
4、输入为串行二进制码输入为串行二进制码 当当当当x=101x=101x=101x=101时,输出时,输出时,输出时,输出Z=1Z=1Z=1Z=1【例例例例1 1】:输入序列:输入序列:输入序列:输入序列101 101 检测器的设计检测器的设计检测器的设计检测器的设计当当当当xxxx 101101101101时,输出时,输出时,输出时,输出Z=0Z=0Z=0Z=0现在学习的是第3页,共72页2.2.从状态看从状态看从状态看从状态看状态数目状态数目状态数目状态数目的确定:的确定:的确定:的确定:起始状态起始状态起始状态起始状态 S S0 0记忆序列记忆序列记忆序列记忆序列101101的第一个的第一个
5、的第一个的第一个1 1的状态的状态的状态的状态 S S1 1记忆序列记忆序列记忆序列记忆序列101101的第二个的第二个的第二个的第二个0 0的状态的状态的状态的状态 S S2 2记忆序列记忆序列记忆序列记忆序列101101的第三个的第三个的第三个的第三个1 1的状态的状态的状态的状态 S S3 3Z=0Z=0Z=0Z=0Z=0Z=0Z=1Z=11.1.从输入与输出方面看,必须输入从输入与输出方面看,必须输入从输入与输出方面看,必须输入从输入与输出方面看,必须输入x x,和一个输出,和一个输出,和一个输出,和一个输出Z Z(1)建立原始状态图和状态表)建立原始状态图和状态表现在学习的是第4页,
6、共72页MealyMealy图的状态关系:图的状态关系:图的状态关系:图的状态关系:S S0 0S S1 1S3 3S S21/01/00/00/01/11/1(1)(1)主线关系主线关系主线关系主线关系(2)(2)相互关系相互关系相互关系相互关系 在在在在S S0 0处,当处,当处,当处,当 x=0 x=0时,不是检测的,时,不是检测的,时,不是检测的,时,不是检测的,S S0 0保持不变保持不变保持不变保持不变Z=0Z=0 在在在在S S1 1处处处处,当当当当x=1x=1时时时时,可可可可能能能能是是是是101101的的的的第第第第1 1个个个个1 1。用用用用S S1 1记记记记下下下
7、下来来来来,故故故故S S1 1保保保保持持持持不不不不变。变。变。变。0/00/01/01/0 在在在在S2S2处,当处,当处,当处,当 x=0 x=0时时时时(此时已收到此时已收到此时已收到此时已收到 x=10)x=10)则序列为则序列为则序列为则序列为100100,不是要检,不是要检,不是要检,不是要检的的的的,返回返回返回返回S0S0。即。即。即。即S2 S2 S0 S0,Z=0Z=00/00/0(1)建立原始状态图和状态表)建立原始状态图和状态表现在学习的是第5页,共72页在在 S3 处处,当当 x=1时时,可可能能是是又又一一个个101的的开开始始,就就用用 S1 记记下下来来;当
8、当 x=0 时时,是是第第二二个个101中中的的0,用用 S2记记下下来来,故故 Z=0S3S20/0S11/0(1)建立原始状态图和状态表)建立原始状态图和状态表现在学习的是第6页,共72页S0S1S2S3 1/00/0 1/1Mealy状态图状态图现态现态次态次态/输出输出x=0 x=1S0S1S2S3S0/0S2/0S0/0S1/0S1/0S1/0S3/1S2/0Mealy状态表状态表 0/00/01/00/01/0101序列检测器的状态图和状态表:序列检测器的状态图和状态表:(1)建立原始状态图和状态表)建立原始状态图和状态表现在学习的是第7页,共72页Moore图图,由由于于Z只只与
9、与现现态态有有关关,而而与与输输入入无无关关,Z 写写于于状状态图的圆圈内。其他分析与态图的圆圈内。其他分析与Mealy 相同。相同。现态现态次态次态x=0 x=1S0S1S2S3S0S2S0S2S1S1S3S1输出输出00010S0/0S1/0S2/0S3/1 1 0011x1 0(1)建立原始状态图和状态表)建立原始状态图和状态表现在学习的是第8页,共72页 【例例例例2 2 2 2】:检检检检测测测测中中中中行行行行输输输输入入入入(从从从从高高高高位位位位低低低低)的的的的8421BCD8421BCD8421BCD8421BCD码码码码数数数数字字字字的的的的正正正正确确确确性性性性,
10、即即即即当当当当出出出出现现现现非非非非法法法法数数数数字字字字(如如如如1010,1010,1010,1010,1011,1011,1011,1011,1100,1100,1100,1100,1101,1101,1101,1101,1110,1110,1110,1110,1111)1111)1111)1111)时时时时电电电电路路路路输输输输出出出出为为为为1(1(1(1(检错信号检错信号检错信号检错信号)。设计此。设计此。设计此。设计此8421842184218421码误码检测器的状态图。码误码检测器的状态图。码误码检测器的状态图。码误码检测器的状态图。(1)建立原始状态图和状态表)建立原
11、始状态图和状态表解:解:解:解:设计设计设计设计MealyMealyMealyMealy型电路型电路型电路型电路输入与输出:输入与输出:输入与输出:输入与输出:一个输出端用以反映判别一个输出端用以反映判别一个输出端用以反映判别一个输出端用以反映判别8421BCD8421BCD8421BCD8421BCD码码码码一个输入端用以接收一个输入端用以接收一个输入端用以接收一个输入端用以接收8421BCD8421BCD8421BCD8421BCD码码码码现在学习的是第9页,共72页状态数目与状态关系:状态数目与状态关系:状态数目与状态关系:状态数目与状态关系:84218421码码码码是是是是一一一一种种
12、种种四四四四位位位位二二二二进进进进制制制制码码码码。因因因因此此此此,输输输输入入入入是是是是按按按按四四四四位位位位一一一一组组组组,一一一一组组组组组组组组地地地地串串串串行行行行输输输输入入入入,每每每每组组组组都都都都应应应应检检检检测测测测它它它它的的的的真真真真伪伪伪伪,是是是是否否否否是是是是84218421码码码码?换换换换句句句句话话话话说说说说,不不不不应应应应出出出出现现现现非非非非法法法法数数数数字字字字(8421(8421码码码码所所所所去去去去掉掉掉掉的的的的6 6种种种种组组组组合合合合 10101111)10101111),若出现时,则输出于以指示。即检测出。
13、,若出现时,则输出于以指示。即检测出。,若出现时,则输出于以指示。即检测出。,若出现时,则输出于以指示。即检测出。A A初态;设为初态;设为初态;设为初态;设为(1)建立原始状态图和状态表)建立原始状态图和状态表现在学习的是第10页,共72页0/01/0FDABCEG0/01/00/01/00/01/0记忆第一位代码:记忆第一位代码:记忆第一位代码:记忆第一位代码:记忆第二位代码:记忆第二位代码:记忆第二位代码:记忆第二位代码:记忆第三位代码:记忆第三位代码:记忆第三位代码:记忆第三位代码:BC0/00/01/01/0DE0/00/01/01/0FG0/00/01/01/0(1)建立原始状态图
14、和状态表)建立原始状态图和状态表现在学习的是第11页,共72页第第第第四四四四位位位位到到到到来来来来时时时时,无无无无论论论论是是是是0 0或或或或1 1,状状状状态态态态均均均均应应应应转转转转到到到到初初初初态态态态,以以以以便便便便检检检检测测测测下下下下一一一一组组组组代代代代码码码码。些些些些时时时时的的的的0 0或或或或1,1,就就就就不不不不用用用用记记记记忆忆忆忆了了了了。已已已已记记记记住住住住了了了了前前前前三三三三位位位位,此此此此第第第第4 4位位位位一一一一来来来来就就就就可可可可判判判判出出出出代代代代码码码码的的的的真真真真伪伪伪伪了了了了。如如如如下下下下图图
15、图图右右右右下下下下检检检检出出出出6 6个个个个误误误误码码码码,Z Z=1 1,其他,其他,其他,其他 Z=0 Z=0。完整的状态图如下:有完整的状态图如下:有完整的状态图如下:有完整的状态图如下:有 2 20 0+2+21 1+2+22 2+2+23 3=15=15个状态。个状态。个状态。个状态。(1)建立原始状态图和状态表)建立原始状态图和状态表现在学习的是第12页,共72页ABC0/00/01/01/0DE0/00/01/01/0HI0/00/01/01/0FG0/00/01/01/0JK0/00/01/01/0NP0/00/01/01/0LM0/00/01/01/00/00/01/
16、01/00/00/01/01/00/00/01/01/00/00/01/01/00/00/01/01/00/10/11/11/10/10/11/11/10/10/11/11/1(1)建立原始状态图和状态表)建立原始状态图和状态表现在学习的是第13页,共72页HDAB1/00/0CEI0/00/01/01/0FG0/01/0NJKP0/00/01/01/0LM0/01/00/01/00/01/00/01/00/01/00/01/00/11/10/11/10/11/1状态图状态图101011001110101111011111误码误码第第1位位第第2位位第第3位位第第4位位现在学习的是第14页,共
17、72页现态现态次态次态/输出输出x x=0=0 x x=1=1A AB BC CD DE EF FG GH HI IJ JK KL LMMN NP PB/0B/0D/0D/0J/0J/0F/0F/0H/0H/0A/0A/0A/0A/0A/0A/0A/0A/0L/0L/0N/0N/0A/0A/0A/1A/1A/1A/1A/1A/1C/0C/0E/0E/0K/0K/0G/0G/0I/0I/0A/0A/0A/0A/0A/0A/0A/0A/0M/0M/0P/0P/0A/0A/0A/1A/1A/1A/1A/1A/1状态表状态表状态表状态表注意:注意:注意:注意:原始状态数目可能有冗余。原始状态数目可能有
18、冗余。原始状态数目可能有冗余。原始状态数目可能有冗余。接后会进行简化。接后会进行简化。接后会进行简化。接后会进行简化。现在学习的是第15页,共72页(2)状态简化)状态简化原始状态图,可能有许多冗余状态,必须给于简化,原始状态图,可能有许多冗余状态,必须给于简化,原始状态图,可能有许多冗余状态,必须给于简化,原始状态图,可能有许多冗余状态,必须给于简化,状态多,状态多,状态多,状态多,构成电路越复杂,使用的元器件多,成本高,安全性差。构成电路越复杂,使用的元器件多,成本高,安全性差。构成电路越复杂,使用的元器件多,成本高,安全性差。构成电路越复杂,使用的元器件多,成本高,安全性差。化简后的状态
19、图输入输出关系不变。化简后的状态图输入输出关系不变。化简后的状态图输入输出关系不变。化简后的状态图输入输出关系不变。状态简化的目的就是要消去多余状态,以得到最简状态图和最简状态简化的目的就是要消去多余状态,以得到最简状态图和最简状态简化的目的就是要消去多余状态,以得到最简状态图和最简状态简化的目的就是要消去多余状态,以得到最简状态图和最简状态表。状态表。状态表。状态表。状态化简的两种情况状态化简的两种情况状态化简的两种情况状态化简的两种情况:l l 完全确定的状态表下的状态化简完全确定的状态表下的状态化简完全确定的状态表下的状态化简完全确定的状态表下的状态化简l l 不完全确定的状态表下的状态
20、化简不完全确定的状态表下的状态化简不完全确定的状态表下的状态化简不完全确定的状态表下的状态化简所谓完全确定的状态表:所谓完全确定的状态表:所谓完全确定的状态表:所谓完全确定的状态表:状态表上所有的次态与输出状态表上所有的次态与输出状态表上所有的次态与输出状态表上所有的次态与输出均有确定的值,无不确定的值,均有确定的值,无不确定的值,均有确定的值,无不确定的值,均有确定的值,无不确定的值,否则否则否则否则,为不完全确定的为不完全确定的为不完全确定的为不完全确定的状态表。状态表。状态表。状态表。在状态图中,不可能出现的情况是隐含的。在状态图中,不可能出现的情况是隐含的。在状态图中,不可能出现的情况
21、是隐含的。在状态图中,不可能出现的情况是隐含的。现在学习的是第16页,共72页化简方法:化简方法:化简方法:化简方法:l l 观察法,观察等效状态观察法,观察等效状态观察法,观察等效状态观察法,观察等效状态l l 隐含表法,用隐含表寻找等效状态隐含表法,用隐含表寻找等效状态隐含表法,用隐含表寻找等效状态隐含表法,用隐含表寻找等效状态完全确定的状态表下的状态化简完全确定的状态表下的状态化简现在学习的是第17页,共72页l l化简的原理:状态等效化简的原理:状态等效化简的原理:状态等效化简的原理:状态等效,就可以化简。就可以化简。就可以化简。就可以化简。l l状态等效的条件:状态等效的条件:状态等
22、效的条件:状态等效的条件:两个状态的输出相同、次态也相同两个状态的输出相同、次态也相同两个状态的输出相同、次态也相同两个状态的输出相同、次态也相同 两个状态的输出相同、次态与原态交错两个状态的输出相同、次态与原态交错两个状态的输出相同、次态与原态交错两个状态的输出相同、次态与原态交错 一组状态的输出相同、次态循环一组状态的输出相同、次态循环一组状态的输出相同、次态循环一组状态的输出相同、次态循环DCAB等效等效等效等效1/10/00/01/1x/z利用等效状态可以合并利用等效状态可以合并利用等效状态可以合并利用等效状态可以合并(用一个状态表示用一个状态表示用一个状态表示用一个状态表示)来进行状
23、态来进行状态来进行状态来进行状态简化。简化。简化。简化。完全确定的状态表下的状态化简完全确定的状态表下的状态化简现在学习的是第18页,共72页 使用等效状态时的几个名词概念使用等效状态时的几个名词概念使用等效状态时的几个名词概念使用等效状态时的几个名词概念等效状态的传递性等效状态的传递性等效状态的传递性等效状态的传递性:若:若:若:若S S1 1和和和和S S2 2等效,等效,等效,等效,S S2 2又和又和又和又和S S3 3 等效,则等效,则等效,则等效,则S S1 1也和也和也和也和S S3 3等效。写作:等效。写作:等效。写作:等效。写作:等效类:等效类:等效类:等效类:彼此等效的状态
24、集合,称为等效类,如上彼此等效的状态集合,称为等效类,如上彼此等效的状态集合,称为等效类,如上彼此等效的状态集合,称为等效类,如上(S(S1 1,S S2 2,S S3 3)。最大等效类:最大等效类:最大等效类:最大等效类:若一个等效类不是其它等效类的子集,则称此若一个等效类不是其它等效类的子集,则称此若一个等效类不是其它等效类的子集,则称此若一个等效类不是其它等效类的子集,则称此等效类为最大等效类。即使等效类只含有一个状态,只要它等效类为最大等效类。即使等效类只含有一个状态,只要它等效类为最大等效类。即使等效类只含有一个状态,只要它等效类为最大等效类。即使等效类只含有一个状态,只要它不包含于
25、其他等效类中,它亦是最大等效类。不包含于其他等效类中,它亦是最大等效类。不包含于其他等效类中,它亦是最大等效类。不包含于其他等效类中,它亦是最大等效类。(S(S1 1,S S2 2),(S(S2 2,S S3 3)(S(S1 1,S S2 2,S S3 3)完全确定的状态表下的状态化简完全确定的状态表下的状态化简现在学习的是第19页,共72页完全确定的状态表下的状态化简完全确定的状态表下的状态化简状态化简实质:状态化简实质:状态化简实质:状态化简实质:找出最大等效类后,找出最大等效类后,找出最大等效类后,找出最大等效类后,它是独立的等效类,再它是独立的等效类,再它是独立的等效类,再它是独立的等
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 同步 时序 逻辑电路
![提示](https://www.taowenge.com/images/bang_tan.gif)
限制150内