半导体存储器和可编程逻辑器件讲稿.ppt

《半导体存储器和可编程逻辑器件讲稿.ppt》由会员分享，可在线阅读，更多相关《半导体存储器和可编程逻辑器件讲稿.ppt（62页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、半导体存储器和可编程逻辑器件第一页，讲稿共六十二页哦本章基本要求本章基本要求 本章教学基本要求：本章教学基本要求：了解大规模集成电路半导体存储器了解大规模集成电路半导体存储器ROM、EPROM、RAM电路的工作原理。电路的工作原理。了解存储器容量的了解存储器容量的扩展方法。扩展方法。了解可编程逻辑器件的了解可编程逻辑器件的基本结构和功能。基本结构和功能。第二页，讲稿共六十二页哦数字系统的基本功能数字系统的基本功能能够传输、能够传输、存储存储、处理信息。、处理信息。半导体存储器的作用半导体存储器的作用 存放二值（存放二值（0、1）数据）数据半导体存储器的特点半导体存储器的特点集成度高、体积小、存

2、储信息容量集成度高、体积小、存储信息容量大、工作速度快。大、工作速度快。第三页，讲稿共六十二页哦1.半导体存储器的分类半导体存储器的分类（1 1）按存取方式分类）按存取方式分类 l只读存储器（只读存储器（Read Only Memory，ROM）l随机存取存储器（随机存取存储器（Random Access Memory，RAM）RAM可以随时从任一指定地址读出数据可以随时从任一指定地址读出数据,也可以随时把数据写也可以随时把数据写入任何指定的存储单元。入任何指定的存储单元。ROM一般由专用的装置写入数据，数据一旦写入，不能随意改写，在切一般由专用的装置写入数据，数据一旦写入，不能随意改写，在切

3、断电源之后，数据也不会消失，即具有非易失性。断电源之后，数据也不会消失，即具有非易失性。第四页，讲稿共六十二页哦（2）按制造工艺分类）按制造工艺分类l双极型半导体存储器双极型半导体存储器lMOS型半导体存储器型半导体存储器以双极型触发器为基本存储单元，具有工作速度快、功耗大、价格较高的以双极型触发器为基本存储单元，具有工作速度快、功耗大、价格较高的特点，主要用于对速度要求较高的场合，如在计算机中用作高速缓冲存储特点，主要用于对速度要求较高的场合，如在计算机中用作高速缓冲存储器。器。以以MOS触发器或电荷存储结构为基本存储单元，具有集成度高、功耗触发器或电荷存储结构为基本存储单元，具有集成度高、

4、功耗小、工艺简单、价格低的特点，主要用于大容量存储系统中，如在计算小、工艺简单、价格低的特点，主要用于大容量存储系统中，如在计算机中用作主存储器。机中用作主存储器。第五页，讲稿共六十二页哦8.1只读存储器只读存储器按数据的写入方式分类按数据的写入方式分类p固定固定 ROM(mask ROM)p可编程可编程 ROMl一次性可编程一次性可编程 ROM（PROM）l光可擦除可编程光可擦除可编程ROM（Erasable Programmable ROM，EPROM）l 电可擦除可编程电可擦除可编程 ROM（Electrical Erasable Programmable ROM，E2PROM）l 快闪

5、存储器（快闪存储器（Flash Memory）第六页，讲稿共六十二页哦例如有例如有 10根地址线（根地址线（n=10)，通过地址译码器译出，通过地址译码器译出字线字线 根，为根，为 若若 的地址选的地址选择为择为1100000000，则，则i=768，译出，译出 =1，其余字线为，其余字线为0 每一根字线对应地存放一个每一根字线对应地存放一个8位二进制数码，也就是这个字母的地址所指定存位二进制数码，也就是这个字母的地址所指定存放的数，这个放的数，这个8位二进制数称为一个字。通常把位二进制数称为一个字。通常把一个字一个字中所含的中所含的位数位数称为称为字长字长。位数可以位数可以1位、位、4位、位

6、、8位、位、16位和位和32位等。把位等。把8位数的字称为位数的字称为一个字节一个字节。4位为位为半个字节半个字节，16位称为位称为两个字节两个字节。把输出位数的线称。把输出位数的线称为为位线（数据线）位线（数据线）。字线字线W Wi i的下标的下标i i即对应的是地址码的十进制数。当该字线被选即对应的是地址码的十进制数。当该字线被选中，中，W Wi i出高电平出高电平1 1，其余字线为低电平，其余字线为低电平8.1.1 8.1.1 固定固定ROMROM相应的地址码的字线相应的地址码的字线(选择线选择线)地址输入线地址输入线n n根，又称根，又称地地址码址码。第七页，讲稿共六十二页哦字线与位线

7、的交叉点即为字线与位线的交叉点即为存储单元存储单元。每个存储单元可每个存储单元可以存储以存储 1 1 位二进制数（位二进制数（0 0、1 1）存储器中总的存储单元的数量称为存储器中总的存储单元的数量称为存储容量存储容量。从位线输出的每组二进制代码称为一个字。一个字中从位线输出的每组二进制代码称为一个字。一个字中含有的存储单元数称为含有的存储单元数称为字长字长，即字长，即字长 =位数。位数。一个存储体总的一个存储体总的存储容量存储容量用用字线数字线数mm位线数位线数表示表示。按按“字字”存放、读取数据存放、读取数据.第八页，讲稿共六十二页哦 44掩模掩模ROM地地址址线线被选中被选中1001一、

8、二极管掩模一、二极管掩模ROMROM选中为选中为1片选信号控制与门电路片选信号控制与门电路,为为0 0时译时译码器工作码器工作,表示该片表示该片ROMROM被选中，可被选中，可以输出存储内容。以输出存储内容。第九页，讲稿共六十二页哦地址输入地址输入字字 线线位位 输输 出出 A1 A0 WiD3 D2 D1 D0 0 0 0 1 1 0 1 1 W0=1 W1=1 W2=1 W3=1 1 0 0 1 0 1 1 1 1 0 1 1 1 0 1 144掩模ROM4444掩模掩模ROMROM电路存储内容电路存储内容4 444掩模掩模ROMROM电路存路存储内容内容D3=W0+W2+W3第十页，讲稿

9、共六十二页哦7.1 7.1 半导体存储器半导体存储器地址译码器实现地址码的地址译码器实现地址码的与运算与运算，每，每条字线对应一个最小项。条字线对应一个最小项。存储矩阵实现字线的存储矩阵实现字线的或运算或运算。地址输入地址输入字字 线线位位 输输 出出 A1 A0 WiD3 D2 D1 D0 0 0 0 1 1 0 1 1 W0=1 W1=1 W2=1 W3=1 1 0 0 1 0 1 1 1 1 0 1 1 1 0 1 1第十一页，讲稿共六十二页哦存储矩阵是一个存储矩阵是一个存储矩阵是一个存储矩阵是一个“或或或或”逻辑阵列逻辑阵列逻辑阵列逻辑阵列W3=A1A0m3m2W2=A1A0m1W1=

10、A1A0m0W0=A1A0A0A1地地址址译译码码器器D3D2D1D0简化的简化的简化的简化的 ROMROM存储矩阵阵列图存储矩阵阵列图存储矩阵阵列图存储矩阵阵列图有二极管有二极管有二极管有二极管无二极管无二极管无二极管无二极管第十二页，讲稿共六十二页哦二二二二.双极型晶体管和双极型晶体管和MOS场效应管构成的存储矩阵场效应管构成的存储矩阵场效应管构成的存储矩阵场效应管构成的存储矩阵 “1”“0”“0”“0”选中选中选中选中 1 1 0 1D3D2D1D0W2W1W0+UDDW3导通导通导通导通第十三页，讲稿共六十二页哦1 1D31 1D21 1D11 1D0W0W1W2W3负载管负载管+UD

11、DMOSMOS型存储矩阵型存储矩阵型存储矩阵型存储矩阵“1”“0”“0”“0”选中选中选中选中 0 0 1 0 1 1 0 1导通导通导通导通第十四页，讲稿共六十二页哦1.ROM1.ROM构成的全加器构成的全加器构成的全加器构成的全加器三、三、ROM的应用的应用 在数字系统中在数字系统中在数字系统中在数字系统中ROMROM的应用十分广泛，如组合逻辑、波形变的应用十分广泛，如组合逻辑、波形变的应用十分广泛，如组合逻辑、波形变的应用十分广泛，如组合逻辑、波形变换、字符产生以及计算机的数据和程序存储等。换、字符产生以及计算机的数据和程序存储等。换、字符产生以及计算机的数据和程序存储等。换、字符产生以

12、及计算机的数据和程序存储等。输入变量输入变量A 加数加数B 加数加数C0 低位进位数低位进位数输出变量输出变量S 本位和本位和C0 向高位进位数向高位进位数第十五页，讲稿共六十二页哦A B C0十进制十进制十进制十进制最小项最小项最小项最小项被选中被选中被选中被选中字线字线字线字线最小项最小项最小项最小项编号编号编号编号位线位线位线位线S SC C 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 10 01 12 23 34 45 56 67 7A AB

13、BC C0 0A AB BC C0 0A AB BA AC C0 0A AC C0 0B BC C0 0B BC C0 0A AB BB BC C0 0A AC C0 0B BA AWW0 0=1=1WW1 1=1=1WW2 2=1=1WW3 3=1=1WW4 4=1=1WW5 5=1=1WW6 6=1=1WW7 7=1=1mm0 0mm1 1mm2 2mm3 3mm4 4mm5 5mm6 6mm7 7 0 0 0 0 1 0 1 0 1 0 1 0 0 1 0 1 1 0 1 0 0 1 0 1 0 1 0 1 1 1 1 1 全加器逻辑状态及三变量最小项编码全加器逻辑状态及三变量最小项编码

14、全加器逻辑状态及三变量最小项编码全加器逻辑状态及三变量最小项编码第十六页，讲稿共六十二页哦WOm0W1m1W2m2W3m3W4m4W5m5W6m6W7m7SCABC最最最最小小小小项项项项译译译译码码码码器器器器ROMROM构成的全加器构成的全加器构成的全加器构成的全加器第十七页，讲稿共六十二页哦2.ROM2.ROM构成的字符发生器构成的字符发生器构成的字符发生器构成的字符发生器 字符发生器常用于显示终端、打印机及其其它一字符发生器常用于显示终端、打印机及其其它一字符发生器常用于显示终端、打印机及其其它一字符发生器常用于显示终端、打印机及其其它一些数字装置。将各种字母、数字等字符事先存储在些数

15、字装置。将各种字母、数字等字符事先存储在些数字装置。将各种字母、数字等字符事先存储在些数字装置。将各种字母、数字等字符事先存储在ROMROM的存储矩阵中，再以适当的方式给出地址码，的存储矩阵中，再以适当的方式给出地址码，的存储矩阵中，再以适当的方式给出地址码，的存储矩阵中，再以适当的方式给出地址码，某个字符就能读出来，并驱动显示器显示。某个字符就能读出来，并驱动显示器显示。某个字符就能读出来，并驱动显示器显示。某个字符就能读出来，并驱动显示器显示。下面用下面用下面用下面用ROMROM构成的字符发生器显示字母构成的字符发生器显示字母R R来说来说来说来说明其工作原理。明其工作原理。明其工作原理。

16、明其工作原理。第十八页，讲稿共六十二页哦字符显示原理图字符显示原理图字符显示原理图字符显示原理图(b)WOW1W2W3W4W5W6(a)000000001001010010011011100100101101110110D4D3D2D1D0行行译译码码器器A2A1A0读出电路读出电路第十九页，讲稿共六十二页哦 由图可看出该字符显示器由由图可看出该字符显示器由7行行5 列构成存储矩阵，将列构成存储矩阵，将字母字母R的形状分割成若干部分并在相应的单元存入信的形状分割成若干部分并在相应的单元存入信息息“1”。当地址输入由。当地址输入由 000110周期地循环变化时周期地循环变化时,即即可逐行扫描各字

17、线可逐行扫描各字线,把字线把字线W0 W7所存储的字母所存储的字母“R”的字形信息从位线的字形信息从位线D0 D4读出。使显示设备一行行的读出。使显示设备一行行的显示出图显示出图23.1.8(b)的字形。的字形。第二十页，讲稿共六十二页哦三级管三级管位线位线存储单元（快速熔丝）存储单元（快速熔丝）若熔丝被烧断表示存储单元信息为若熔丝被烧断表示存储单元信息为0，不烧断为，不烧断为1。8.1.2 可编程可编程ROM(PROM)正常读数时，字线被选中后，对于有熔丝的存储单元其读出放大器输出的正常读数时，字线被选中后，对于有熔丝的存储单元其读出放大器输出的高电平不足以使稳压管导通，反相器截止，而输出为

18、高电平不足以使稳压管导通，反相器截止，而输出为1。而无熔丝输出为。而无熔丝输出为0。其存储数据由用户写入。一旦写入就无法修改，只能写一次。其存储数据由用户写入。一旦写入就无法修改，只能写一次。PROM 的结构原理图如下的结构原理图如下反相器输出低电平，使相应的熔丝烧断。反相器输出低电平，使相应的熔丝烧断。当要写入信息时，要先输入相应的地址码，使相应的的字线被当要写入信息时，要先输入相应的地址码，使相应的的字线被选中为高电平。选中为高电平。对要写入对要写入0的位线上加入高电压脉冲，使该位线上读的位线上加入高电压脉冲，使该位线上读写放大器中稳压管导通。写放大器中稳压管导通。第二十一页，讲稿共六十二

19、页哦随机存取存储器随机存取存储器(RAM(RAM，即，即R Random andom A Access ccess M Memory)emory)8.2 随机存取存储器随机存取存储器 地址输入地址输入An-1A0A1地地址址译译码码器器存储矩阵存储矩阵数据线数据线读写读写/控制电路控制电路读读/写控制写控制(R/W)片选片选(CS)输入输入/输出输出 I/O.第二十二页，讲稿共六十二页哦1.1.存储矩阵：存储矩阵：存储矩阵：存储矩阵：由存储单元构成，一个存储单元存储一位二进制数由存储单元构成，一个存储单元存储一位二进制数由存储单元构成，一个存储单元存储一位二进制数由存储单元构成，一个存储单元存

20、储一位二进制数码码码码“1”1”或或或或“0”0”。与。与。与。与ROMROM不同的是不同的是不同的是不同的是RAMRAM存储单元的数据不是预先固存储单元的数据不是预先固存储单元的数据不是预先固存储单元的数据不是预先固定的，而是取决于外部输入信息，其存储单元必须由具有记忆功能的定的，而是取决于外部输入信息，其存储单元必须由具有记忆功能的定的，而是取决于外部输入信息，其存储单元必须由具有记忆功能的定的，而是取决于外部输入信息，其存储单元必须由具有记忆功能的电路构成（电路构成（电路构成（电路构成（触发器或动态存储单元构成）触发器或动态存储单元构成）。2.2.地址译码器：地址译码器：地址译码器：地址

21、译码器：也是也是N N取一译码器。取一译码器。取一译码器。取一译码器。3.读读/写控制电路：写控制电路：当当R/W=1时，执行读操作，时，执行读操作，R/W=0时，时，执行写操作。执行写操作。4.片选控制：片选控制：当当CS=0时，选中该片时，选中该片RAM工作，工作，CS=1时该片时该片RAM不工作。不工作。第二十三页，讲稿共六十二页哦8.2 随机存取存储器随机存取存储器 RAM静态静态RAM：管子数目多，功耗大，但管子数目多，功耗大，但管子数目多，功耗大，但管子数目多，功耗大，但只要不断电，信息就永久保存。只要不断电，信息就永久保存。只要不断电，信息就永久保存。只要不断电，信息就永久保存。

22、动态动态动态动态RAMRAM：集成度高，功耗小，但必须集成度高，功耗小，但必须集成度高，功耗小，但必须集成度高，功耗小，但必须定期给电容补充电荷，以防存储信息的丢定期给电容补充电荷，以防存储信息的丢定期给电容补充电荷，以防存储信息的丢定期给电容补充电荷，以防存储信息的丢失。失。失。失。一般情况下，大容量的存储器使用动态一般情况下，大容量的存储器使用动态一般情况下，大容量的存储器使用动态一般情况下，大容量的存储器使用动态RAMRAM；小容量；小容量；小容量；小容量的存储器使用静态的存储器使用静态的存储器使用静态的存储器使用静态RAM。第二十四页，讲稿共六十二页哦8.2.1 RAM8.2.1 RA

23、M的电路结构和工作原理的电路结构和工作原理一、六管静态存储单元及读写控制电路一、六管静态存储单元及读写控制电路第二十五页，讲稿共六十二页哦 构成构成RS触发器双稳触发器双稳态电路，存储态电路，存储1位二值信息位二值信息0或或1门电路门电路 读读/写控制电路，写控制电路，I/O端为输入端为输入/输出双向传输线的信号端，信息由此写入输出双向传输线的信号端，信息由此写入或读出。或读出。等于等于1不可工作，等于不可工作，等于0可工作可工作当当Yj =1时，使时，使 T7、T8 导通，数据线与位线接通。若为导通，数据线与位线接通。若为0，就截止，就截止。当当Xi =1，T5、T6 导通，导通，与与 位位

24、线接通；当线接通；当Xi=0，T5、T6 截止，截止，则联系切断。则联系切断。存储单元由存储单元由 MOS管组成管组成T5、T6 为存储单元门控管，为存储单元门控管，起模拟开关作用，控制起模拟开关作用，控制 RS 触发器输出端触发器输出端Q Q 与与B B 位线的联系。位线的联系。T5 T6 由行选择线由行选择线Xi 控制。控制。T7、T8为列选通管为列选通管，由列选择由列选择线线 Yj 控制。控制。第二十六页，讲稿共六十二页哦二、二、2114型静态型静态RAM介绍介绍逻辑符号图逻辑符号图电路结构图电路结构图行地址线64根行选择线列地址线16根列选择线一个六管静态存储单元一个六管静态存储单元每

25、根行选择线选择一行每根行选择线选择一行每根列选择线选择一个字列每根列选择线选择一个字列Y11，X21，位于，位于X2和和Y1交叉处的字单元可以进行读出或写入操作，而其余任何字交叉处的字单元可以进行读出或写入操作，而其余任何字单元都不会被选中。单元都不会被选中。第二十七页，讲稿共六十二页哦存储单元以T2和C 为主组成信息存储于C 中。当电容中充有一定电荷时，T2导通，表示存储信息为0；当电荷少或是没有，T2不能导通，表示存储信息为1。此时当此时当C上有电荷上有电荷 ，使，使T2 2导通时，则导通时，则T2 2漏极为漏极为0 0信息，经信息，经T3 3管通过管通过T5 5管输出管输出DO O=0=

26、0。若。若C上无电荷输出为上无电荷输出为1 1。D1 经经T4 送入刷新电路，在送入刷新电路，在G3 门输出门输出为为D1反相信号。反相信号。如果如果D1=1，则，则T1 传送传送0 信号，电容信号，电容C 放电；若相反传送放电；若相反传送1 信号，电容信号，电容C 充电。充电。即分别存储即分别存储1和和0信息。信息。Xi Yi均为均为1，T1 T4导通。导通。=0，G2被封锁，被封锁，G1打开。打开。=1，Xi Yi 均为均为1，T3 T5导通。导通。若读位线为若读位线为0，G1输出也为输出也为0，使，使“写写”位线为位线为1，对，对C充电进行刷新。充电进行刷新。动态动态RAM特点：要在特点

27、：要在读出过程中读出过程中进行进行刷新刷新存储单元的操作。存储单元的操作。三、三管动态存储单元三、三管动态存储单元T1、T3构成门控管写操作时写操作时读操作时读操作时000101第二十八页，讲稿共六十二页哦8.2.2 RAM8.2.2 RAM存储容量的扩展方法存储容量的扩展方法一、位数的扩展一、位数的扩展二、字数的扩展二、字数的扩展第二十九页，讲稿共六十二页哦1.RAM1.RAM位数的扩展位数的扩展位数的扩展位数的扩展RAM2114RAM2114位数扩展位数扩展位数扩展位数扩展将几片的地址端、将几片的地址端、R/W端、端、CS端并接在一起端并接在一起A9 A0 R/W CSRAM2114(1)

28、I/O3I/O7I/O6I/O2IO/5I/O1I/O4I/O0A9 A0 R/W CSI/O3I/O2RAM2114(2)I/O1I/O0I/O0I/O3I/O2I/O1高四位高四位低四位低四位A9A0R/WCS地址码地址码第三十页，讲稿共六十二页哦1.RAM1.RAM字数的扩展字数的扩展字数的扩展字数的扩展A A1111 A A0 0十二根地址线，组十二根地址线，组十二根地址线，组十二根地址线，组成成成成40964096字字字字 4 4位的位的位的位的RAMRAMRAM2114RAM2114字数扩展字数扩展字数扩展字数扩展.RAM 21114(1)I/O(2)I/O(3)I/O(4)I/O

29、A11A10A11A102/4线线译译码码器器R/WA0A9I/O3I/O2I/O1I/O0A11A10A11A10A11A10A9 A0R/W CSA9 A0R/W CSA9 A0R/W CSA9 A0R/W CS第三十一页，讲稿共六十二页哦RAM2114RAM2114字数扩展字数扩展字数扩展字数扩展.RAM 21114(1)I/O(2)I/O(3)I/O(4)I/OA11A10A11A102/4线线译译码码器器R/WA0A9I/O3I/O2I/O1I/O0A11A10A11A10A11A10A9 A0R/W CSA9 A0R/W CSA9 A0R/W CSA9 A0R/W CS00选中选中

30、选中选中0第三十二页，讲稿共六十二页哦8、3 可编程逻辑阵列器件可编程逻辑阵列器件只读存储器只读存储器ROMROM由地址译码器和组成矩阵形式的由地址译码器和组成矩阵形式的存储单元构成。存储单元构成。ROMROM中的中的地址译码器地址译码器也可用存储单元组成的也可用存储单元组成的矩阵矩阵电路电路构成，这样的电路可以用来表示组合逻辑电路构成，这样的电路可以用来表示组合逻辑电路的最小项的最小项与或表达式与或表达式，如果将其输出给触发器，如果将其输出给触发器再反馈到输入端，还可实现再反馈到输入端，还可实现时序逻辑电路时序逻辑电路的功能。的功能。由用户自己根据要求来编程存入信息，构成了由用户自己根据要求

31、来编程存入信息，构成了专用专用集成逻辑器件集成逻辑器件，称为可编程逻辑器件（，称为可编程逻辑器件（PLD）第三十三页，讲稿共六十二页哦 我们已知，任意组合逻辑电路均可用最小项与或式或者简化的与或式表示。下我们已知，任意组合逻辑电路均可用最小项与或式或者简化的与或式表示。下表为全加器的真值表。表为全加器的真值表。8.3.1 PLD8.3.1 PLD基本电路的结构、功能与习惯表示法基本电路的结构、功能与习惯表示法0 11 01 01 1 1 0 0 1 0 1 1 1 0 1 1 1m4m5m6m70 00 10 11 0 0 0 0 0 0 1 0 1 0 0 1 1m0m1m2m3输出Ci S

32、i输入Ai Bi Ci-1最小项输出Ci Si 输入Ai Bi Ci-1最小项与或逻辑表达式为：与或逻辑表达式为：第三十四页，讲稿共六十二页哦简化表示的与、或阵列简化表示的与、或阵列上述两个与或表达式可用二极管固定上述两个与或表达式可用二极管固定 ROM ROM 来实现。把输入变量来实现。把输入变量A Ai i、B Bi i、C Ci-1i-1看作看作ROMROM中的中的地址码地址码A A2 2、A A1 1、A A0 0，而把输出变量，而把输出变量S Si i、C Ci i看作看作 ROM ROM 的输出数据的输出数据D D1 1、D D0 0，如图所示。，如图所示。用二极管固定ROM实现全

33、加器D D1 1 D D2 2 D D3 3 实现与的逻辑式：实现与的逻辑式：D4D4D7D7组成或逻辑电路：组成或逻辑电路：即为如图所示的二极管与门电路第三十五页，讲稿共六十二页哦1.PLD1.PLD连接的表示连接的表示PLDPLD电路的表示方法电路的表示方法 PLD PLD的输入、反馈缓冲器都采用了互补输出结构。输出缓冲器一般为的输入、反馈缓冲器都采用了互补输出结构。输出缓冲器一般为三态输出缓冲器。三态输出缓冲器。2.2.缓冲器的表示缓冲器的表示断开断开编程连接编程连接固定连接（硬连接）固定连接（硬连接）第三十六页，讲稿共六十二页哦3.3.与门及或门的表示与门及或门的表示1ABCYYA B

34、 CYA B C&ABCYYA B CABP1=0P2=0P3=1与门的缺省状态与门的缺省状态“悬浮悬浮1”1”状态状态第三十七页，讲稿共六十二页哦与阵列与阵列Y1Y2或阵列或阵列AB与阵列与阵列Y1Y2或阵列或阵列4.4.与或阵列图与或阵列图 任一组合逻辑函数都可用任一组合逻辑函数都可用“与或与或”式表示，即任何组合逻辑函数都可以用一个与门式表示，即任何组合逻辑函数都可以用一个与门阵列与一个或门阵列来实现。阵列与一个或门阵列来实现。如：如：标准画法标准画法简化画法简化画法第三十八页，讲稿共六十二页哦8.3.28.3.2可编程只读存储器可编程只读存储器PROM PROM 与阵列与阵列(固定固定

35、)D2D1D0或阵列或阵列(可编程可编程)A2A1A0完完全全译译码码阵阵列列实现组合逻辑函数：将实现组合逻辑函数：将函数写为函数写为最小项之和最小项之和形形式，将对应的与项或式，将对应的与项或起来即可。起来即可。容量与门数容量与门数或门数或门数 2 2n nmm利用效率低。利用效率低。第三十九页，讲稿共六十二页哦例：试用例：试用PROMPROM实现实现4 4位二进制码到位二进制码到GrayGray码的转换。码的转换。转换真值表转换真值表与阵列与阵列或阵列或阵列A2A1A0A3D2D1D0D3第四十页，讲稿共六十二页哦8.3.38.3.3可编程逻辑阵列可编程逻辑阵列PLA PLA 与阵列与阵列

36、(可编程可编程)A2A1A0D2D1D0或阵列或阵列(可编程可编程)实现实现组合组合逻辑函数：将函数逻辑函数：将函数化简为化简为最简与或式最简与或式，将对应，将对应的与项或起来即可。的与项或起来即可。容量与门数容量与门数或门数或门数 制造工艺复杂。制造工艺复杂。可编程逻辑阵列由可编程逻辑阵列由可编程可编程的的与阵列与阵列、可编程可编程的的或阵列或阵列和三和三态输出缓冲器组成。态输出缓冲器组成。第四十一页，讲稿共六十二页哦TIFPLA839TIFPLA839（三态输出）（三态输出）PLAPLA内部结构图内部结构图TIFPLA839TIFPLA839（三态输出）（三态输出）PLAPLA引脚排列引脚

37、排列第四十二页，讲稿共六十二页哦与与阵阵列列或或阵阵列列A3A2A1A0D3D2D1D0例：试用例：试用PLAPLA实现实现4 4位二进制码到位二进制码到GrayGray码的转换。码的转换。解：利用卡诺图化简解：利用卡诺图化简得最简与或式：得最简与或式：第四十三页，讲稿共六十二页哦时序型时序型PLA基本结构图基本结构图 PLA PLA的与或阵列只能构成组合逻辑电路，若在的与或阵列只能构成组合逻辑电路，若在PLAPLA中中加入触加入触发器发器则可构成时序型则可构成时序型PLAPLA，实现，实现时序逻辑电路时序逻辑电路。与阵列或阵列X1Xn触发器Z1ZmW1WlQkQ1第四十四页，讲稿共六十二页哦

38、PLAPLA在时序逻辑电路中的应用在时序逻辑电路中的应用PLAPLA可用来实现任一种组合逻辑电路，也可实现时序逻辑电路可用来实现任一种组合逻辑电路，也可实现时序逻辑电路。例：用时序逻辑型例：用时序逻辑型PLAPLA组成同步组成同步2 2位二进制加法计算器。位二进制加法计算器。1 1、表中所示为表中所示为2位二进制加法计数器的计数状态表和位二进制加法计数器的计数状态表和D端的激励表。端的激励表。2 2、列出列出D的函数式和次态逻辑式的函数式和次态逻辑式1 10 01 10 01 01 10 11 10 11 00 00 1激励表次 态 初 态激励表次 态初 态表22位二进制计数状态表第四十五页，

39、讲稿共六十二页哦3 3、确定输入变量、输出变量确定输入变量、输出变量输入变量为输入变量为 及及 CP 和和输出变量为输出变量为 ，又作为下一个初态输入。，又作为下一个初态输入。或阵列的输出变量或阵列的输出变量 D1、D0 作为作为 D 触发器的输入。触发器的输入。4 4、设置熔丝连接的交叉点设置熔丝连接的交叉点用时序逻辑型PLA实现时序逻辑电路如右图所示：将触发器输出Q0、Q1 作为与阵列的输入，由或阵列得到D0、D1输出又送入D触发器的D端。在CP作用下，即可实现加法计数。第四十六页，讲稿共六十二页哦即当R=1，触发器清零；EN=1，三态门G1、G2可工作。高阻状态，可编程可正常工作输出为零

40、可正常工作G1、G2三态门D触发器不清零0 011不清零0 101异步清零1 110不清零0 100控制功能R ENPR/MM及及 PR/的控制功能的控制功能此外，在电路中还设置具有熔丝结构的可编程接地控制端此外，在电路中还设置具有熔丝结构的可编程接地控制端M和三态门使和三态门使能端及清零控制端能端及清零控制端PR/。由。由G3、G4门电路功能可知，其输出分别为：门电路功能可知，其输出分别为：R=M (PR/)和和EN=M+(PR/)=M (PR/)。M端熔丝烧断端熔丝烧断M=1。其功能如下表所示。其功能如下表所示。第四十七页，讲稿共六十二页哦Y0Y5所表示的所表示的与与项是可编程的，而项是可

41、编程的，而O0=Y0+Y1、O1=Y2+Y3、O2=Y4+Y5的的或或阵列是固定的，输入信号阵列是固定的，输入信号 Ii 由输入缓冲器转换成有互补性质的两个输入变量。由输入缓冲器转换成有互补性质的两个输入变量。这种这种PAL的电路只适用于实现组合逻辑电路。的电路只适用于实现组合逻辑电路。图图8.3.7PAL的基本结构的基本结构8.3.3 8.3.3 可编程阵列逻辑可编程阵列逻辑（PAL）将将或阵列或阵列中相中相或或的项给以的项给以固定固定，与阵列允许与阵列允许用户用户编程编程设置，这种设置，这种逻辑器件称为可编程阵列逻辑器件，简称逻辑器件称为可编程阵列逻辑器件，简称PAL。第四十八页，讲稿共六

42、十二页哦GALGAL器件可分为两大类：器件可分为两大类：一、与一、与PALPAL相似：相似：与阵列可编程，而或阵列固定连接。与阵列可编程，而或阵列固定连接。二、与二、与PLAPLA相似：相似：与、或阵列均可编程。与、或阵列均可编程。GAL16V8的引脚排列如右图所示。外形为的引脚排列如右图所示。外形为双列直插式双列直插式20脚芯片，它有脚芯片，它有8个输入端个输入端I7I0，8个个输出端输出端O7O0，还有一个输入端，还有一个输入端In用于与相邻芯用于与相邻芯片的输出端级联，此外还有一个用作时钟也片的输出端级联，此外还有一个用作时钟也可用作信号输入端可用作信号输入端CL，电源输入为，电源输入为

43、VDD=+5V和和VSS接地。其可擦写次数可达接地。其可擦写次数可达100次次,存取时间存取时间为为30 ns，数据可长期保存。，数据可长期保存。8.3.4 8.3.4 通用阵列逻辑（通用阵列逻辑（GALGAL）图图8.3.9GAL16V8的引脚排列的引脚排列第四十九页，讲稿共六十二页哦 GAL16V8逻辑电路结构逻辑电路结构OLMC的逻辑电路结构的逻辑电路结构第五十页，讲稿共六十二页哦 将原属于编程器的将原属于编程器的写入写入擦除控制电路擦除控制电路及及高压脉冲发生器高压脉冲发生器电路也集成至电路也集成至PLDPLD芯芯片片中。因此编程时只需外加中。因此编程时只需外加5V5V电压，不必将电压

44、，不必将PLDPLD从系统的电路板取下，实现了从系统的电路板取下，实现了在系统可在系统可编程编程。一、低密度一、低密度ISPPLDISPPLD低密度低密度ISPPLDISPPLD是在是在 GAL GAL 的基础上增加了写入擦除控制电路。的基础上增加了写入擦除控制电路。二、高密度二、高密度ISPPLDISPPLD高密度高密度ISPPLDISPPLD又称又称isp LSIisp LSI。8.3.58.3.5在系统可编程逻辑器件在系统可编程逻辑器件（ISP-PLD）第五十一页，讲稿共六十二页哦isp GAL16Z8的电路结构框图的电路结构框图1、正常工作方式、正常工作方式接通电源后，接通电源后，若设

45、若设MODE=1，SDI=0，电路即能自动进入正常工作方式，电路即能自动进入正常工作方式，2、诊断工作方式、诊断工作方式若设若设MODE=1，SDI=1，电路进入诊电路进入诊断工作方式，这时，各输出逻辑宏单元断工作方式，这时，各输出逻辑宏单元OLMC中的触发器自动接成串行移位寄存中的触发器自动接成串行移位寄存器，在器，在DCLK时钟信号作用下，内部收据由时钟信号作用下，内部收据由SDO端顺序地被读出，同时又可从端顺序地被读出，同时又可从SDI端对移位寄存器端对移位寄存器写入新的数据，实现诊断和预置功能。写入新的数据，实现诊断和预置功能。3、编程工作方式、编程工作方式若设若设MODE=0，电路进

46、入编程工作方式。电路进入编程工作方式。这时分三步进行：首先将编程数据从这时分三步进行：首先将编程数据从SDI端输入，端输入，然后再从然后再从SDO端读出，以校验数据是否正确，确认端读出，以校验数据是否正确，确认无误后，最后写入无误后，最后写入E2CMOS存储单元。存储单元。一、低密度一、低密度ISPPLD第五十二页，讲稿共六十二页哦二、高密度二、高密度 ISPPLDisp LSI 的电路结构框图的电路结构框图第五十三页，讲稿共六十二页哦图图8.3.13isp LSI1016器件通用逻辑块器件通用逻辑块(GLB)的电路结构的电路结构1 1、通用逻辑模块、通用逻辑模块(GLB)(GLB)的电路结构

47、的电路结构 第五十四页，讲稿共六十二页哦通过编程将通过编程将GLB设置成其它设置成其它4种连接模式种连接模式：(1)、高速旁路模式、高速旁路模式：将与或输出端将与或输出端F0F3直接与直接与OLMC相连，不必经过乘积相连，不必经过乘积项共享的编程阵列。项共享的编程阵列。(2)、单项乘积模式：、单项乘积模式：与逻辑阵列中任一个单项乘积项的与门输出端可与逻辑阵列中任一个单项乘积项的与门输出端可与任一个与任一个OLMC的输入端直接相连。的输入端直接相连。(3)、异或逻辑模式：、异或逻辑模式：将与逻辑阵列中任一个与门输出和或逻辑阵列输出将与逻辑阵列中任一个与门输出和或逻辑阵列输出F0F3中的一个，两者

48、共同输入到一个异或门，其输出再接入中的一个，两者共同输入到一个异或门，其输出再接入OLMC的输入端。的输入端。(4)、多重模式：、多重模式：同一个同一个GLB中的中的4个输出可以同时采用上述几种不同配置个输出可以同时采用上述几种不同配置模式。模式。第五十五页，讲稿共六十二页哦2、输入输出单元、输入输出单元(IOC)的组态的组态将将I/O单元配置为单元配置为8各组态：各组态：(1)、用作输入单元有、用作输入单元有3种组态，即：种组态，即：引脚输入通过缓冲器输入，或将此引脚输入通过缓冲器输入，或将此输入在时钟脉冲作用下由输入在时钟脉冲作用下由D触发器构成锁存输入或寄存器输入。触发器构成锁存输入或寄

49、存器输入。(2)、用作输出单元有、用作输出单元有3种组态，即：种组态，即：经缓冲器或反相输出缓冲器或三态输出经缓冲器或反相输出缓冲器或三态输出缓冲器送到输出引脚。缓冲器送到输出引脚。(3)、用作双向传输单元有、用作双向传输单元有2种组态：种组态：一种是经三态缓冲器输出经缓冲器一种是经三态缓冲器输出经缓冲器输入的双向传输，另一种是经三态缓冲器输出在时钟脉冲作用下经输入的双向传输，另一种是经三态缓冲器输出在时钟脉冲作用下经D触发触发器输入的双向传输。器输入的双向传输。3、isp LSI1000及及2000系列器件的编程接口系列器件的编程接口目前目前Lattice公司生产的公司生产的iap LSI有

50、有1000、1000E、2000、3000、6000系列，其编程接口各不相同。下图所示为系列，其编程接口各不相同。下图所示为1000、2000系列系列isp LSI器件的编程接口。器件的编程接口。第五十六页，讲稿共六十二页哦图图8.3.14isp LSI器件的编程接口器件的编程接口Isp LSI编程是在计算编程是在计算机控制进行的。在左图中，机控制进行的。在左图中，当编程使能信号当编程使能信号ispEN=1时，则时，则isp LSI器件为正常器件为正常工作状态；当工作状态；当ispEN=0时，时，所有所有IOC的输出三态缓冲器无的输出三态缓冲器无被置成高阻状态，则器件进被置成高阻状态，则器件进