可编程逻辑器件讲稿.ppt

《可编程逻辑器件讲稿.ppt》由会员分享，可在线阅读，更多相关《可编程逻辑器件讲稿.ppt（60页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、可编程逻辑器件第一页，讲稿共六十页哦3.1 可编程逻辑器件概述可编程逻辑器件概述问题的提出问题的提出A：要求设计一个逻辑方程：要求设计一个逻辑方程：P=(A2 XNOR B2)XOR(A1 XNOR B1)XOR(A0 XNOR B0)B：要求设计二个：要求设计二个10进制计数进制计数器，其中一个时钟为器，其中一个时钟为 1M，另一个时钟为，另一个时钟为100K。（要求用同步设计）所用器件均为。（要求用同步设计）所用器件均为GAL22V10，其包括，其包括10个个I/O口、口、12个个输入口、输入口、10个寄存器单元，最高频率为个寄存器单元，最高频率为125M 第二页，讲稿共六十页哦 第三页，

2、讲稿共六十页哦GAL22V10输出逻辑宏单元结构图 结果结果A：器件适配出错 无法实现设计 B：器件适配出错 无法实现设计第四页，讲稿共六十页哦无法实现的理由 A：该方程化简后有32个乘积项，需输出宏单元提供32个与门，但或门最多的管脚也只有16个与门B：该可编程器件所有寄存器 的时钟脚都连到了一起，所 以只能有一个时钟输入信号第五页，讲稿共六十页哦解决方案 A：多级宏单元级连：多级宏单元级连将P=(A2 XNOR B2)XOR(A1 XNOR B1)XOR(A0 XNOR B0)改为：P1=(A2 XNOR B2)XOR(A1 XNOR B1)8个乘积项 P=P1 XOR(A0 XNOR B

3、0)4个乘积项B：选用其他器件：选用其他器件结论结论我们有必要对可编程器件的硬件结构有一个较深入的了解第六页，讲稿共六十页哦可编程逻辑器件的分类 第七页，讲稿共六十页哦可编程逻辑器件的基本结构 任何组合函数都可表示为与或表达式 由“与门阵列”和“或门阵列”加上输入输出电路构成 查找表结构器件查找表(Look Up Table)实际上是用静态存储器(SRAM)构成函数发生器。第八页，讲稿共六十页哦可一实现任意4变量的组合电路 4输入与门的例子 第九页，讲稿共六十页哦PLD的逻辑符号表示方法(1)输入缓冲器表示方法(2)逻辑门的表示方法 第十页，讲稿共六十页哦3.2 简单可编程逻辑器件简单可编程逻

4、辑器件1.可编程只读存储器可编程只读存储器PROM 特点：与阵列固定、或阵列可编程 第十一页，讲稿共六十页哦可编程逻辑器件可编程逻辑器件PLD 例:用PROM实现以下逻辑函数:第十二页，讲稿共六十页哦2.可编程逻辑阵列PLA(Programmable Logic Array)特点：与阵列、或阵列均可编程 第十三页，讲稿共六十页哦例:用PLA实现逻辑函数 第十四页，讲稿共六十页哦3.可编程阵列逻辑PAL（Programmable Array Logic）PAL的与阵列可编程，或阵列是固定的。第十五页，讲稿共六十页哦4种常见的PLD输出电路结构(1)专用输出基本门阵列结构 第十六页，讲稿共六十页哦

5、(2)带反馈的可编程IO结构 输出端为一个可编程控制的三态缓冲器 当EN为0时，三态缓冲器输出为高阻态，对应的IO引脚作为输入使用；当EN为1时，三态缓冲器处于工作状态，对应的IO引脚作为输出使用。输出端经过一个互补输出的缓冲器反馈到与逻辑阵列上。第十七页，讲稿共六十页哦(3)带异或门的输入输出结构 第十八页，讲稿共六十页哦(4)寄存器型输出结构 适合于实现计数器、移位寄存器等时序逻辑电路 第十九页，讲稿共六十页哦简单可编程逻辑器件存在的问题 o阵列容量较小，不适合于实现规模较大的设计对象。o片内触发器资源不足。不能适用于规模较大的时序电路。o输入、输出控制不够完善，限制了芯片硬件资源的利用率

6、和它与外部电路连接的灵活性。o编程下载必须将芯片插入专用设备，使得编程不够方便，设计人员企盼提供一种更加直捷、不必拔插待编程芯片就可下载的编程技术。第二十页，讲稿共六十页哦3.3 复杂可编程逻辑器件复杂可编程逻辑器件CPLD是由 GAL发展起来的,其主体结构仍是与或阵列。自从 90年代初 Lattice公司高性能的具有在系统可编程 ISP(In System Programmable)功能的 CPLD以来,CPLD发展迅速。具有 ISP功能的 CPLD器件由于具有同 FPGA器件相似的集成度和易用性,在速度上还有一定的优势。FPGA是一种高密度的可编程逻辑器件,自从Xilinx公司1985年推

7、出第一片FPGA以来,FPGA的集成密度和性能提高很快,其集成密度最高达1000万门/片以上,系统性能可达300MHz。由于FPGA器件集成度高,方便易用,开发和上市周期短,在数字设计和电子生产中得到迅速普及和应用。第二十一页，讲稿共六十页哦世界主要PLD厂商 九十年代以后发展很快，是最大可编程逻辑器件供应商之一。主要产品有：MAX7000,FELX10K,APEX20K，ACEX1K。普遍认为其开发工具MaxplusII是较成功的PLD开发平台。新近推出的新一代完全集成设计环境Quartus提供了对APEX20K系列芯片的最好支持，弥补了MaxplusII某些功能的不足。Altera htt

8、p:/ http:/ 第二十三页，讲稿共六十页哦http:/ 第二十六页，讲稿共六十页哦MAX7128S的主要性能 o基于E2PROM的PLD o5.0V电源电压 o具有JTAG接口和ISP功能 o芯片容量从6005000门 o引脚至引脚之间的延迟5nS o多种封装形式44Pin208Pin o多电压I/O接口，可以与3.3V和5V器件接口 第二十七页，讲稿共六十页哦MAX7128S的引脚和封装 第二十八页，讲稿共六十页哦MAX7128SLC84的引脚 第二十九页，讲稿共六十页哦MAX7000S的结构和工作原理 第三十页，讲稿共六十页哦MAX7000S宏单元的结构和原理 从逻辑单元结构可以看到

9、，既可实现组合逻辑电路也可实现时序逻辑电路。第三十一页，讲稿共六十页哦MAX7000S的结构和工作原理 可编程连线阵列PIA通过在可编程连线阵上布线，将不同的LAB相互连接，构成所需逻辑。MAX7000S的专用输入、I/O引脚和宏单元输出都连接到PIA，而PIA把这些信号送到器件内的各个地方。MAX7000S的PIA具有固定延时，从而消除了信号之间的延迟偏移，使时间性能更容易预测。第三十二页，讲稿共六十页哦 I/O控制块 第三十三页，讲稿共六十页哦 多电压（Multivolt）I/O接口 第三十四页，讲稿共六十页哦ACEX1K的结构和工作原理 第三十五页，讲稿共六十页哦ACEX1K结构框图 第

10、三十六页，讲稿共六十页哦EAB结构框图 第三十七页，讲稿共六十页哦FPGA的结构和工作原理 逻辑单元(LE)构成 第三十八页，讲稿共六十页哦逻辑单元的工作模式 o正常模式 适合于一般逻辑应用和各种译码功能 o运算模式 提供两个3输入LUT，适合完成加法器、累加器和比较器。一个计算3输入函数，1个生成进位 o加减计数模式 提供计数器使能，时钟使能，同步加减控制和数据加载选择 o可清除的计数模式 类似加减计数方式，但支持同步清除而不是加减控制 第三十九页，讲稿共六十页哦 正常模式 第四十页，讲稿共六十页哦 运算模式 第四十一页，讲稿共六十页哦 加减计数模式 第四十二页，讲稿共六十页哦 可清除的计数

11、模式 第四十三页，讲稿共六十页哦内部三态仿真 o提供了除物理三态以外的内部三态 o可避免多个物理三态的OE选通造成的冲突和没有OE选通所造成的悬浮 第四十四页，讲稿共六十页哦LAB结构框图 第四十五页，讲稿共六十页哦快速通道连接 第四十六页，讲稿共六十页哦ACEX1K的互连资源 第四十七页，讲稿共六十页哦IOE结构框图 第四十八页，讲稿共六十页哦FPGA vs CPLD 集成度 FPGA可以达到比 CPLD更高的集成度,同时也具有更复杂的布线结构和逻辑实现。适合结构 FPGA更适合于触发器丰富的结构,而 CPLD更适合于触发器有限而积项丰富的结构。编程 CPLD通过修改具有固定内连电路的逻辑功

12、能来编程,FPGA主要通过改变内部连线的布线来编程;FPGA可在逻辑门下编程,而 CPLD是在逻辑块下编程,在编程上 FPGA比 CPLD具有更大的灵活性 功率消耗 CPLD的缺点比较突出。一般情况下,CPLD功耗要比 FPGA大,且集成度越高越明显第四十九页，讲稿共六十页哦 速度 CPLD优于 FPGA。由于 FPGA是门级编程，且 CLB之间是采用分布式互连；而 CPLD是逻辑块级编程,且其逻辑块互连是集总式的。因此，CPLD比 FPGA有较高的速度和较大的时间可预测性，产品可以给出引脚到引脚的最大延迟时间。使用方便性 CPLD比 FPGA要好。CPLD的编程工艺采用 E2 CPLD的编程

13、工艺，无需外部存储器芯片，使用简单，保密性好。而基于 SRAM编程的FPGA,其编程信息需存放在外部存储器上，需外部存储器芯片,且使用方法复杂，保密性差。第五十页，讲稿共六十页哦 编程方式 目前的 CPLD主要是基于E2 PROM或 FLASH存储器编程,编程次数达 1万次。其优点是在系统断电后，编程信息不丢失。CPLD又可分为在编程器上编程和在系统编程(ISP)CPLD两种。FPGA大部分是基于 SRAM编程,其缺点是编程数据信息在系统断电时丢失,每次上电时,需从器件的外部存储器或计算机中将编程数据写入 SRAM中。其优点是可进行任意次数的编程,并可在工作中快速编程,实现板级和系统级的动态配

14、置,因此可称为在线重配置的 PLD或可重配置硬件 第五十一页，讲稿共六十页哦3.4 可编程逻辑器件的编程技术可编程逻辑器件的编程技术1.在系统编程技术（在系统编程技术（In System Programmable）isp技术用编程器直接在用户的目标系统或印制板上对PLD芯片下载。具有isp性能的器件是E2CMOS工艺制造，其编程信息存储于E2PROM内，可以随时进行电编程和电擦除，且掉电时其编程信息不会丢失。第五十二页，讲稿共六十页哦 在系统编程芯片EPM7128S的引脚 第五十三页，讲稿共六十页哦 在系统编程下载电缆ByteBlaster(MV)第五十四页，讲稿共六十页哦 在系统编程下载电缆

15、ByteBlaster(MV)原理图 第五十五页，讲稿共六十页哦 在系统编程电缆ByteBlaster(MV)的安装 第五十六页，讲稿共六十页哦2.在系统配置(ICR)技术 由于FPGA采用SRAM存储编程数据，使得在掉电时（或工作电源低于额定值时）将丢失所存储的信息。因此，在接通电源后，首先必须对FPGA中的SRAM装入编程数据，使FPGA具有相应的逻辑功能，这个过程称为配置 第五十七页，讲稿共六十页哦 采用PC机并行口配置FPGA 采用PC机并行口配置FPGA的方式可以十分方便地多次重复配置FPGA器件，一般用于调试期间。第五十八页，讲稿共六十页哦 采用专用EPROM配置FPGA 专用EPROM一般为OTP芯片，成本较高 第五十九页，讲稿共六十页哦 采用单片机配置FPGA 第六十页，讲稿共六十页哦