计算机组成原理试题库(含).pdf

《计算机组成原理试题库(含).pdf》由会员分享，可在线阅读，更多相关《计算机组成原理试题库(含).pdf（51页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 计算机构成原理试题 一、单项选择题（从以下各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。）1.为了缩短指令中某个地点段的位数，有效的方法是采纳（C）。A、立刻寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 2.某计算机字长是 16 位它的储存容量是 64KB,按字编址,它们寻址范围是（C）。A64K B32KB C32K D16KB 3.某一 RAM芯片其容量为 512*8 位,除电源和接地端外该芯片引线的最少量目是（C）。A.21 B.17 C.19 4.指令系统中采纳不一样寻址方式的目的主假如 (C )。A.实现储存程序和程序控制 B.能够直 接接见外存 C.缩短

2、指令长度，扩大寻址空间，提升编程灵巧性 D.供给扩展 操作码的可能并降低指令译码难度 5.寄存器间接寻址方式中，操作数处在 (B)。A.通用寄存器 B.储存单元 C.程序计数器 D.货仓 是(A)的简称。A.精简指令系统计算机 B.大规模集成 电路 C.复杂指令计算机 D.超大规模集 成电路 7CPU 响应中止的时间是 _ C _。A中止源提出恳求；B取指周期结束；C履行周期结束；D间址周期结束。8常用的虚构储存器寻址系统由 _A_ 两级储存器构成。A主存辅存；BCache 主存；C Cache 辅存；D主存 硬盘。9DMA接见主存时，让 CPU 处于等候状态，等 DMA的一批数据接见结束后，

3、CPU 再恢复工作，这类状况称作 _A_。A 停止 CPU 接见主存；B周期挪用；CDMA与 CPU 交替接见；DDMA。10浮点数的表示范围和精度取决于 _C_。A阶码的位数和尾数的机器数形式；B阶码的机器数形式和尾 数的位数；C阶码的位数和尾数的位数；D阶码的机器数形式和尾 数的机器数形式。11中止向量可供给 _C_。A被选中设施的地点；B 传递数据的开端地点；C中止服务程序进口地点；D主程序的断点地点。12加法器采纳先前进位的目的是 _C_。A优化加法器的构造；B节俭器械；C加快传达进位信号；D增 强加法器构造。13在独立恳求方式下，如有 N个设施，则 _B_。A有一个总线恳求信号和一个

4、总线响应信号；B有 N 个总线请 求信号和 N个总线响应信号；C有一个总线恳求信号和 N个总线响应信号；D有 N 个总线请 求信号和一个总线响应信号。14主存和 CPU 之间增添高速缓冲储存器的目的是 _A_。A解决 CPU 和主存之间的速度般配问题；B扩大主存容量；C既扩大主存容量，又提升了存取速度；D扩大辅存容量。15在计数器准时查问方式下，若计数从 0 开始，则 _A_。A设施号小的优先级高；B每个设施使用总线的时机相等；C设施号大的优先级高。16Cache 的地点映象中，若主存中的任一块均可映照到 Cache 内的 任一块的地点上，称作 B。A直接映象；B全相联映象；C组相联映象。17

5、直接寻址的无条件转移指令功能是将指令中的地点码送入 A_。A PC；B 地点寄存器；C累加器；DACC。18响应中止恳求的条件是 _B_。A外设提出中止；B 外设工作达成和系统同意时；C外设工作达成和中止标记触发器为“1”时。DCPU 提 出中止。19主机与设施传递数据时，采纳 _A_，主机与设施是串行工作 的。A程序查问方式；B中止方式；CDMA方式；D通道。20一个节拍信号的宽度是指 _C_。A指令周期；B 机器周期；C 时钟周期；D 储存周期。二、填空题（共 20 分，每空 1 分）1在 DMA方式中，CPU 和 DMA控制器往常采纳三种方法来分时使用主存，它 们是 停止 CPU 接见主

6、、周期挪用和 DMA和 CPU 交替接见主存。2设浮点数阶码为 8 位（含 1 位阶符），尾数为 24 位（含 1 位数符），则 32 位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2127(1-2 23)，最小正数为 2 129，最大负数为 2 128(-2 1-2 23)，最小负数为 -2 127。3、虚构储存器中常用的储存管理方式有 _ 页式虚构储存 _，_段式虚 拟储存 _，_段页式虚构储存 _。4在一个有四个过程段的浮点加法器流水线中，假定四个过程段的时间分 别是 T1=60ns T2=50ns T3=90ns T4=80ns。则加法器流水线的时钟周期 起码为 90ns

7、。假如采纳相同的逻辑电路，但不是流水线方式，则浮点加法所需的时间为 280ns。5.系统总线按传输信息的不一样分为地点总线、_数据 _、_控制 _ 三大类。6.半导体 SRAM 靠 _触发器 _储存信息，半导体 DRAM靠_电容 _储存信 息。7.动向 RAM的刷新方式往常有 _、_、_ 集中 分别 异步三种。8.CPU 能直接接见 cache_ 和主存 _，但不可以直接接见磁盘和光 盘。二、判断题（判断以下各题的正误。对的打“”，错的打“”。每 题 1 分，计 10 分）1、储存单元是寄存一个二进制信息的存贮元。2、主程序运转时何时转向为外设服务的中止服务程序是早先安排好的。3、时序电路用来

8、产生各样时序信号，以保证整个计算机协调地工作。4、引入虚构储存系统的目的是提升储存速度。5、方式进行外设与主机互换信息时，不需要向主机发出中止 恳求。6、CPU 之外的设施都称外面设施。7、奇偶校验能够纠正代码中出现的错误。8、用微指令的分段译码法设计微指令时，需将拥有相斥性的微命令 组合在同一字段内。9、CPU 接见储存器的时间是由储存器的容量决定的，储存容量与越 大，接见储存器所需的时间越长。10、一个更高级的中止恳求必定能够中止另一此中止办理程序的执 行。四、名词解说（每题 2 分，共 10 分）1、储存程序的工作方式：将计算机需进行的工作早先编写成程序，存入计算机中，运转程序时计算机自

9、动进行工作。2、高速缓冲储存器：介于 CPU 与主存之间，速度较快、容量较小、价钱较贵的储存器，引入 CACHE 的目的是提升储存系统的速度。3、程序中止的工作方式：在 CPU 运转主程序时，接遇到非预期的中 断恳求，CPU 暂停现行工作转向为中止恳求服务，待服务完成后回到 住程序持续履行。4、系统总线：连结机器内部各大零件的信息公共通道。5、微程序：用于解说机器指令的若干条微指令的有序会合。6、（磁盘的）数据传输率：单位时间传递的二进制信息的字节数。7、DMA方式：单位时间传递的二进制信息的字节数。8、随机存取方式：必定的硬件和必定的软件构成的有机整体。五、简答题（每题 5 分，共 30 分

10、）1、说你以为计算机系统中的硬件和软件在逻辑功能等价吗为何 答：软件与硬件的逻辑功能是等效的，但性能不相同。2、什么是运算器它的主要由哪几个功能零件构成 答：运算器是进行算术逻辑运算的零件。它主要由加法器、通用寄存 器、标记寄存器等零件构成。3、与 RAM对比 ROM 有何特色 答：ROM 掉电后信息不会丢掉，但此中的信息只好读不可以随意写。4、与程序中止控制方式对比 DMA控制方式有何特色 答：速度快。响应快、优先级高、办理快、不必现场保护和现场的恢复。可是应用范围没有程序中止控制方式广。5、微程序控制的基本思想是：把指令履行所需要的所有控制信号存 放在控制储存器中，需要时从这个储存器中读取

11、，即把操作控制信号编成微指令，寄存在控制储存器中。一条机器指令的功能往常用很多条微指令构成的序列来实现，这个微指令序列称为微程序。微指令在控制储存器中的储存地点称为微地点。6、同种类的外设部设施接入计算机系统时，应解决哪些主要问题 答：数据格式、地点译码、控制信息的组织和状态信息的反应。7、中止接口一般包含哪些基本构成简要说明它们的作用。答：地点译码。选用接口中有关寄存器，也就是选择了 I/O 设 备；命令字/状态字寄存器。供 CPU 输出控制命令，调回接口与设施的状态信息；数据缓存。供给数据缓冲，实现速度般配；控制逻辑。如中止控制逻辑、与设施特征有关的控制逻辑 等。8、加快中央办理器与主存之

12、间传输信息的举措有哪些 六、综合题 1、设 X=26/32，Y=-15/32,采纳二进制变形补码计算 X+Y 补=并讨 论计算结果。解：设 X=26/32，Y=-15/32,采纳二进制变形补码计算 X+Y 补=并议论计算结果。解:X=Y=-X+Y 补=无溢出 2、00110011，求 解:00010010 3、设有一个拥有 12 位地点和 4 位字长的储存器，问：（1）该储存器能储存多少字节信息 （2）假如储存器由 1K1 位 RAM芯片构成.需要多少片 （3）需要地点多少位作为芯片选择 （4）试画出该储存器的构造图。解：设有一个拥有 12 位地点和 4 位字长的储存器，（1）该储存器能储存

13、2K 字节信息。（2）假如储存器由 1K1 位 RAM芯片构成.需要 16 片。（3）需要地点 2 位作为芯片选择。（4）（图略）4.某机字长 16 位，内存总容量为 256KW，此中 ROM 占地点范围为 00000HOFFFFH，其他地点空间为 RAM。请用以下存贮芯片为该机设 计一个储存器：(1)ROM、RAM的容量各为多少 (2)该主存的地点线、数据线各为多少根 (3)用容量为 32K*16 的 ROM 芯片和 64K*16 的 RAM芯片构成该储存器，需要 RAM和 ROM 芯片各几片 (4)画出储存器构造及其与 CPU 连结的逻辑框图 解：(1)ROM 64K RAM 192K (

14、2)数据线有 16 根，地点线有 18 根。(3)需 ROM 2 片，需 RAM 3 片。(4)（图略）5什么是 CPUCPU 主要由哪些寄存器级的零件构成 CPU 是计算机中进行算术逻辑运算和指挥协调机器各大零件工 作的零件。IR、PSW、GR、ALU、PC 等。（图略）6 画出单总线 CPU 内部框图（寄存器级），拟出加法指令 ADD R1，（R2）的读取与执 行流程。源寻址方式采纳寄存器间址方式。计算机构成原理试题（一）一、选择题（共 20 分，每题 1 分）1零地点运算指令在指令格式中不给出操作数地点，它的操作 数来自 _。A立刻数和栈顶；B暂存器；C栈顶和次栈顶；D累加器。2 _ 可

15、区分储存单元中寄存的是指令仍是数据。A储存器；B运算器；C控制器；D用户。3所谓三总线构造的计算机是指 _。A地点线、数据线和控制线三组传输线。BI/O 总线、主存总统和 DMA总线三组传输线；CI/O 总线、主存总线和系统总线三组传输线；D设施总线、主存总线和控制总线三组传输线。4某计算机字长是 32 位，它的储存容量是 256KB，按字编址，它的寻址范围是 _。A128K；B64K；C64KB；D128KB。5主机与设施传递数据时，采纳 _，主机与设施是串行工 作的。A程序查问方式；B中止方式；CDMA方式；D通道。6在整数定点机中，下述第 _ 种说法是正确的。A原码和反码不可以表示-1，

16、补码能够表示-1；B三种机器数均可表示-1；C三种机器数均可表示-1，且三种机器数的表示范围相同；D三种机器数均不行表示-1。7变址寻址方式中，操作数的有效地点是 _。A基址寄存器内容加上形式地点（位移量）；B程序计数器内容加上形式地点；C变址寄存器内容加上形式地点；D以上都不对。8向量中止是 _。A外设提出中止；B由硬件形成中止服务程序进口地点；C由硬件形成向量地点，再由向量地点找到中止服务程序入 口地点 D以上都不对。9一个节拍信号的宽度是指 _。A指令周期；B机器周期；C时钟周期；D储存周期。10将微程序储存在 EPROM 中的控制器是 _ 控制器。A静态微程序；B毫微程序；C动向微程序

17、；D微程序。11隐指令是指 _。A操作数隐含在操作码中的指令；B在一个机器周期里达成所有操作的指令；C指令系统中已有的指令；D指令系统中没有的指令。12当用一个 16 位的二进制数表示浮点数时，以下方案中第 _ 种最好。A阶码取 4 位（含阶符 1 位），尾数取 12 位（含数符 1 位）；B阶码取 5 位（含阶符 1 位），尾数取 11 位（含数符 1 位）；C阶码取 8 位（含阶符 1 位），尾数取 8 位（含数符 1 位）；D 阶码取 6 位（含阶符 1 位），尾数取 12 位（含数符 1 位）。13DMA方式 _。A既然能用于高速外头设施的信息传递，也就能取代中止方 式；B不可以取代中

18、止方式；C也能向 CPU 恳求中止办理数据传递；D内无中止体制。14在中止周期中，由 _ 将同意中止触发器置“0”。A关中止指令；B机器指令；C开中止指令；D中止隐指令。15在单总线构造的 CPU 中，连结在总线上的多个零件 _。A某一时辰只有一个能够向总线发送数据，而且只有一个可 以从总线接收数据；B某一时辰只有一个能够向总线发送数据，但能够有多个同 时从总线接收数据；C能够有多个同时向总线发送数据，而且能够有多个同时从 总线接收数据；D能够有多个同时向总线发送数据，但能够有一个同时从总 线接收数据。16三种集中式总线控制中，_ 方式对电路故障最敏感。A链式查问；B计数器准时查问；C独立恳求

19、；D以上都不对。17一个 16K 8 位的储存器，其地点线和数据线的总和是 _。A48；B46；C17；D22 18在间址周期中，_。A所有指令的间址操作都是相同的；B凡是储存器间接寻址的指令，它们的操作都是相同的；C关于储存器间接寻址或寄存器间接寻址的指令，它们的操 作是不一样的；D以上都不对。19下陈述法中 _ 是正确的。AEPROM 是可改写的，因此也是随机储存器的一种；BEPROM 是可改写的，但它不可以用作为随机储存器用；CEPROM 只好改写一次，故不可以作为随机储存器用；DEPROM 是可改写的，但它能用作为随机储存器用。20打印机的分类方法好多，若按可否打印汉字来区分，可分为

20、_。A并行式打印机和串行式打印机；B击打式打印机和非击打式打印机；C点阵式打印机和活字式打印机；D激光打印机和喷墨打印机。二、填空（共 20 分，每空 1 分）1设浮点数阶码为 8 位（含 1 位阶符），尾数为 24 位（含 1 位 数符），则 32 位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为，最小正数为 ，最大负数为，最小负数为。2指令寻址的基本方式有两种，一种是 寻址方式，其指 令地点由 给出，另一种是 寻址方式，其指令地点 由 给出。3在一个有四个过程段的浮点加法器流水线中，假定四个过程 段的时间分别是 T1=60ns T2 =50ns T3=90ns T4=80ns。则

21、加 法器流水线的时钟周期起码为。假如采纳相同的逻辑电路，但 不是流水线方式，则浮点加法所需的时间为。4 一个浮点数，当其尾数右移时，欲使其值不变，阶码必 须。尾数右移 1 位，阶码。5储存器由 m（m1，2，4，8）个模块构成，每个模块有自 己的 和 寄存器，若储存器采纳 器带宽可增添到本来的 _ 倍。编址，储存 6 按次 写出 多重 中止 的中 断 服 务 程 序 包 括 、和中止返回几部分。三、名词解说(共 10 分，每题 2 分)1微操作命令和微操作 2迅速缓冲储存器 3基址寻址 4流水线中的多发技术 5指令字长 四、计算题（5 分）设机器数字长为 8 位（含 1 位符号位），设 A 9

22、，B 13，计算 64 32 A B 补，并复原成真值。五、简答题（共 20 分）1异步通讯与同步通讯的主要差别是什么，说明通讯两方怎样 联系。（4 分）2为何外头设施要经过接口与 CPU 相连结口有哪些功能（6 分）六、问答题（共 15 分）1设 CPU 中各零件及其互相连结关系以以下图所示。图中 W 是写控制标记，R 是读控制标记，R1 和 R2 是暂存器。（8 分）W 微操作命令形成零件 CPU R 储存器 MAR IR PC 内部总线 Bus MDR ACC R1 ALU R2 （1）假定要求在取指周期由 ALU达成(PC)+1 PC 的操作（即 ALU 能够对它的一个源操作数达成加

23、1 的运算）。要求以最少的节拍写出取指周期所有微操作命令及节拍安排。（2）写出指令 ADD#（#为立刻寻址特色，隐含的操作数在ACC 中）在履行阶段所需的微操作命令及节拍安排。2DMA接口主要由哪些零件构成在数据互换过程中它应达成哪些功能画出 DMA工作过程的流程图（不包含预办理和后办理）七、设计题（10 分）设 CPU 共有 16 根地点线，8 根数据线，并用 G Y 为控制端作访存控制信 G Y G C,B A 为变量控制端YY 为输出端A Y 号（低电平有效），用 WR 作读写控制信号（高电平为读，低电平为写）。现有以下芯片及各样门电路（门电路自定），以下图。画出 CPU与储存器的连结图

24、，要求：（1）储存芯片地点空间分派为：最大 4K 地点空间为系统程序区，相邻的 4K 地点空间为系统程序工作区，最小 16K 地点空间为用户程序区；（2）指出采纳的储存芯片种类及数目；（3）详尽画出片选逻辑。A m A 0 A k A 0 CS CS ROM RAM PD/Progr WE Dn D0 D n D 0 ROM:2K8 位 RAM:1K4 位 2K 8 位 8K 8 位 8K 8 位 32K 8 位 16K 1 位 4K 4 位 （1）主存地点空间分派：6000H 67FFH 为系统程序区；6800H 6BFFH 为用户程序区。G1 Y7 G2A Y6 G 2B C B A Y0

25、 74138 译码器 G1，G2A，G2B 为控制端 C,B,A 为变量控制端 Y7 Y0 为输出端 （2）合理采纳上述储存芯片，说明各选几片 （3）详尽画出储存芯片的片选逻辑图。计算机构成原理试题答案（一）一、选择题（共 20 分，每题 1 分）1C 2 C 3B 4B 5A 6 B 7 C 8C 9 C 10A 11D 12B 13B 14D 15B 16A 17D 18C 19B 20C 二、填空（共 20 分，每空 1 分）127-2 23 B2 129 C2 128(-2 1 23)1A A2 (1)-2 D-2127 2A 次序 B程序计数器 C跳跃 D 指令 自己 3A 90ns

26、 B280ns 4A A增添 B加 1 5A地点 B数据 C模 m Dm 6A保护现场 B 开中止 C 设施服务 D恢复现场 三、名词解说 (共 10 分，每题 2 分)1微操作命令和微操作 答：微操作命令是控制达成微操作的命令；微操作是由微操作命令控 制实现的最基本操作。2迅速缓冲储存器 答：迅速缓冲储存器是为了提升访存速度，在 CPU 和主存之间增设的 高速储存器，它对用户是透明的。只需将 CPU 近来期需用的信息从主 存调入缓存，这样 CPU 每次只须接见迅速缓存便可达到接见主存的目 的，进而提升了访存速度。3基址寻址 答：基址寻址有效地点等于形式地点加上基址寄存器的内容。4流水线中的多

27、发技术 答：为了提升流水线的性能，想法在一个时钟周期（机器主频的倒数）内产生更多条指令的结果，这就是流水线中的多发技术。5指令字长 答：指令字长是指机器指令中二进制代码的总位数。四、（共 5 分）计算题 答：A+B 补，A+B（-17/64 ）A-B 补，A-B（35/64）五、简答题（共 20 分）1（4 分）答：同步通讯和异步通讯的主要差别是前者有公共时钟，总线上的所 有设施按一致的时序，一致的传输周期进行信息传输，通讯两方按约 定好的时序联系。后者没有公共时钟，没有固定的传输周期，采纳应 答方式通讯，详细的联系方式有不互锁、半互锁和全互锁三种。不互 锁方式通讯两方没有互相限制关系；半互锁

28、方式通讯两方有简单的制 约关系；全互锁方式通讯两方有完好的限制关系。此中全互锁通讯可 靠性最高。2（6 分，每写出一种给 1 分，最多 6 分）答：外头设施要经过接口与 CPU 相连的原由主要有：（1）一台机器往常配有多台外设，它们各自有其设施号（地点），经过接口可实现对设施的选择。（2）I/O 设施种类众多，速度不一，与 CPU 速度相差可能很大，经过接口可实现数据缓冲，达到速度般配。（3）I/O 设施可能串行传递数据，而 CPU 一般并行传递，经过接口可实现数据串并格式变换。（4）I/O 设施的入/出电平可能与 CPU 的入/出电平不一样，经过接口可实现电平变换。（5）CPU 启动 I/O

29、 设施工作，要向外设发各样控制信号，经过接口可传递控制命令。（6）I/O 设施需将其工作状况（“忙”、“就绪”、“错误”、“中止恳求”等）实时报告 CPU，经过接口可监督设施的工作状态，并保留状态信息，供 CPU 查问。可见概括起来，接口应拥有选址的功能、传丧命令的功能、反应设施状态的功能以及传递数据的功能（包含缓冲、数据格式及电平的 变换）。4（5 分）答：（1）依据 IR 和 MDR 均为 16 位，且采纳单字长指令，得出指令 字长 16 位。依据 105 种操作，取操作码 7 位。因同意直接寻址和间 接寻址，且有变址寄存器和基址寄存器，所以取 2 位寻址特色，能反 映四种寻址方式。最后得

30、指令格式为：7 2 7 OP M AD 此中 OP 操作码，可达成 105 种操作；M 寻址特色，可反应四种寻址方式；AD形式地点。这类格式指令可直接寻址 27 =128，一次间址的寻址范围是 216=65536。（2）双字长指令格式以下：7 2 7 OP M AD1 AD2 此中 OP 、M的含义同上；AD1AD2 为 23 位形式地点。这类格式指令可直接寻址的范围为 223=8M。（3）容量为 8MB 的储存器，MDR 为 16 位，即对应 4M16 位的 储存器。可采纳双字长指令，直接接见 4M 储存空间，此时 MAR取 22 位；也可采纳单字长指令，但 RX 和 RB 取 22 位，用

31、变址或基址寻址访 问 4M 储存空间。六、（共 15 分）问答题 1（8 分）答：（1）因为(PC)+1 PC 需由 ALU达成，所以 PC 的值可作为 ALU 的一个源操作数，靠控制 ALU做 1 运算获得(PC)+1，结果送至与 ALU 输出端相连的 R2，而后再送至 PC。本题的重点是要考虑总线矛盾的问题，故取指周期的微操作命令 及节拍安排以下：T0 PCMAR，1R T1 M(MAR)MDR，(PC)+1 R2 T2 MDRIR，OP(IR)微操作命令形成零件 T3 R 2PC （2）立刻寻址的加法指令履行周期的微操作命令及节拍安排如 下：T0 Ad(IR)R1；立刻数R1 T1(R

32、1)+(ACC)R2；ACC 经过总线送 ALU T2 R 2ACC；结果 ACC 2（7 分）答：DMA接口主要由数据缓冲寄存器、主存地点计数器、字计数器、设施地点寄存器、中止机构和 DMA控制逻辑等构成。在数 据互换过程中，DMA接口的功能有：（1）向 CPU 提出总线恳求信号；（2）当 CPU 发出总线响应信号后，接收对总线的控制；（3）向储存 器发地点信号（并能自动改正地点指针）；（4）向储存器发读/写等控 制信号，进行数据传递；（5）改正字计数器，并依据传递字数，判断 DMA传递能否结束；（6）发 DMA结束信号，向 CPU 申请程序中止，报 告一组数据传递完成。DMA工作过程流程以

33、下图。DMA 恳求 DMA 响应 发送主存地点 传递一个字 改正地点指针 和字计数器 测试传递 能否结束？否 是 DMA 结束 七、设计题（共 10 分）答：（1）主存地点空间分派。（2 分）A 15 A 11 A 7 A 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 最大 4K 2K8 位 ROM2片 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 相邻 4K 4K

34、4 位 RAM2片 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 最小 16K 8K8 位 RAM2片（2）0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 依据主存地点空间分派 最大 4K 地点空间为系统程序区，采纳 2 片 2K8 位 ROM 芯片；（1 分）相邻的 4K 地点空间为系统程序工作区，采纳 2 片 4K4 位 RAM 芯片；（1 分）最小 16K 地点空间

35、为用户程序区，采纳 2 片 8K8 位 RAM 芯片。（1 分）（3）储存芯片的片选逻辑图（5 分）+5V G1 Y 7&G 2A&MREQ G 2B A 15 C&A 14 B Y 1 1 A 13 A&Y 0 A 12 A 11 A 10 A 0 CPU 8K8 位 8K8 位 4K4 位 4K4 位 2K8 位 2K8 位 RAM RAM RAM RAM ROM ROM D 7 D 4 D 3 D0 WR A 14 G1 Y 5&A 15 G2A MREQ A 13 G2B Y 4 C A 12 B A 11 A A 10 A 9 A 0 A 10 A 0 A 9 A 0 A9 A0 2

36、K 8 位 1K 4 位 1K 4 位 ROM RAM RAM D7 D0 D7 D4 D3 D0 D7 D4 D3 D0 WR 计算机构成原理试题（二）一、选择题（共 20 题，每题 1 分，共 20 分）1.在以下机器数 _B_ 中，零的表示形式是独一的。A原码 B补码 C反 码 D原码和反码 2.CRT 的分辨率为 1024 1024，颜色深度为 8 位，则刷新储存器的储存容量是 _B_。A 2MB B 1MB C 8MB D1024B 3.在定点二进制运算器中，减法运算一般经过 _D_ 来实现。A原码运算的二进制减法器 B补码运算的二进 制减法器 C补码运算的十进制加法器 D补码 运算

37、的二进制加法器 4.在指令的地点字段中，直接指出操作数自己的寻址方式，称为 _B_。A.隐含寻址 B.立刻寻址 C.寄存器寻 址 D.直接寻址 5.信息只用一条传输线 ，且采纳脉冲传输的方式称为 _A_。A.串行传输 B.并行传输 C.并串行传输 D.分时传输 6.和外储存器对比，内储存器的特色是 _C_。A容量大、速度快、成本低 成本高 C容量小、速度快、成本高 B容量大、速度慢、D容量小、速度快、成本低 7.CPU 响应中止的时间是 _C_。A中止源提出恳求 B取指周期结束 C履行周 期结束。8.EPROM 是指 _C_。A.器 读 写 存 储 B.只读 存 储器 C.可编程的只读储存器

38、D.光 擦除可编程的只读储存器 9.以下数中最小的数是 _B_。A（1101001）2 B（52）8 C（133）8 D（30）16 10.假定以下字符码中有奇偶校验位，但没有数据错误，采纳偶校 验 的 字 符 码 是 _D_。A B C D 11.单地点指令中为了达成两个数的算术运算，除地点码指明的一个操作数外，另一个数常需采纳 _C_。A.货仓寻址方式 B.立刻寻址方式 C.隐含寻址方 式 D.间 接寻址方式 12.用于对某个寄存器中操作数的寻址方式称为 _C_ 寻址。A.直接 B.间接 C.寄存器直 接 D.寄存器间接 13.中央办理器（CPU）包含 _C_。A运算器 B控制 器 C运算

39、器、控制器和 cache D运算器、控制器和主储存 器 14.在 CPU 中追踪指令后继地点的寄存器是 _B_。A主存地点寄存器 B程序计数器 C指令寄存 器 D状态条件寄存器 15.在集中式总线仲裁中，_C_ 方式响应时间最快。A链式查问 B.计数器准时查问 C.独立请 求 D.以上 三种相同 16.PCI 总线的基本传输体制是 _D_。A串行传输 B并行传输 CDMA式传 输 D猝发式 传输 17.中止向量地点是 _B_。A子程序进口地点 B中止服务子程序 进口地点 C中止服务子程序出口地点 D中止返回地 址 18.CD-ROM 是_C_ 型光盘。A一次 B重写 C只 读 19.某计算机字

40、长是 16 位，它的储存容量是 1MB，按字编址，它的寻址范围是 _A_。A512K B1M C512KB 20一个 16K32 位的储存器，其地点线和数据线的总和是 _B_。A48 B46 C36 二、填空题（共 7 题，每空 1 分，共 20 分）1.计算机系统是由 _ 和软件两大多数构成，软件又分为 _ 和_。2.系统总线按传输信息的不一样分为地点总线、_、_ 三大类。3.四位二进制补码所能表示的十进制整数范围是_ 至 _。4.半导体 SRAM 靠_ 储存信息，半导体 DRAM靠_ 储存信息。5.动向 RAM的刷新方式往常有 _、_、_ 三种。6.完好的指令周期包含取指、_、_、_ 四个

41、子周期，影响指令流水线性能的三种有关分别是 _ 相 关、_ 有关和控制有关。7.Cache 和主存地点的映照方式有 _、_、_ 三种。三、简答题（共 2 题，每题 5 分，共 10 分）1什么叫指令什么叫指令系统 2.一次程序中止大概可分为哪几个阶段 四、应用题（共 5 题，每题 10 分，共 50 分）1.设某机主频为 8MHz，每个机器周期均匀含 2 个时钟周期，每条 指令均匀有个机器周期，试问该机的均匀指令履行速度为多少MIPS 若机器主频不变，但每个机器周期均匀含 4 个时钟周期，每条指令均匀有 5 个机器周期，则该机的均匀指令履行速度又是多少 MIPS 由此可得出什么结论 2设某机有

42、四此中止源 A、B、C、D，其硬件排队优先序次为 A,B,C,D，现要求将中止办理序次改为 D,A,C,B。（1）写出每此中止源对应的屏 蔽字。（2）按以下图时间轴给出的四此中止源的恳求时辰，画出 CPU 履行程序的轨迹。设每此中止源的中止服务程序时间均为 20s。3.设机器数字长为 8 位（含一位符号位），若 A=+15，B=+24，求A+B 补 和A-B 补并复原成真值。4.某机字长 16 位，储存字长等于指令字长，若储存器直接寻址空间为 128 字，变址时的位移量为-64+63,16 个通用寄存器可作为变址寄存器。设计一套指令格式，知足以下寻址种类的要求。（1）直接寻址的二地点指令 3

43、条；（2）变址寻址的一地点指令 6 条；（3）寄存器寻址的二地点指令 9 条；（4）直接寻址的一地 址指令 13 条。5设 CPU 共有 16 根地点线，8 根数据线，并用-MREQ（低电平有效）作访存控制信号，R/-W 作读写命令信号（高电平为读，低电评为写）。现有 8 片 8KX8 位的 RAM芯片与 CPU 相连，试回答：（1）用 74138 译码器画出 CPU 与储存芯片的连结图；（2）写出每 片 RAM的地点范围；（3）依据图（1），若出现地点线 A13 与 CPU 断线，并搭接到高电平上,将出现什么结果 计算机构成原理试题（二）答案 一、选择题 1.B 2.B 3.D 4.B 5.

44、A 6.C 7.C 8.C 9.B 10.D 11.C 12.C 13.C 14.B 15.C 16.D 17.B 1 8.C 19.A 20.B 二、填空题 1.硬件 系统软件 应用软件 2 数 据 地 址 控 制 3 +15-16 4.触发器 电容 5 集中 分别 异 步 6 间址 履行 中止 构造 数据 控制 7 直接映照 全 相连 组相连 三、简答题 1 指令是计算机履行某种操作的命令，也就是常说的机器指令。一台机器中所有机器指令的会合，称这台计算机的指令系统。2 答：一次程序中止大概可分为五个阶段。中止恳求（1 分）中止判 优（1 分）中止响应（1 分）中止服务（1 分）中止返回（1

45、 分）四、应用题 1 解：先经过主频求出时钟周期，再求出机器周期和均匀指令周期，最后经过均匀指令周期的倒数求出均匀指令履行速度。计算以下：时钟周期=1/8MHz=10-6=125ns 机器周期=125ns 2=250ns 均匀指令周期=250ns=625ns 均匀指令履行速度=1/625ns=当 参 数 改 变 后：机 器 周 期=125ns 4=500ns=s 均匀指令周期=s5=s 均匀指令履行速度=1/s=结论：两个主频相同的机器，履行速度不必定相同。2（1）在中止办理序次改为 D A C B 后，每此中止源 新的障蔽字如表所示。（5 分）（2）依据新的办理序次，CPU 履行程序的轨迹以

46、下图（5 分）3 解 ：A =+15=+0001111，B =+24=+0011000 A 补=0,0001111，B 补=0,0011000，-B 补 =1,1101000 则 A-B 补=A 补+-B 补=0,0001111 +1,1101000 1,11 10111 A-B 补=1,1110111 故 A-B=-0001001=-9 4 1)地点指令格式为（2 分）2)（2 分）2)08191 819216383 1638424575 2457632767 3 276840959 4096049151 4915257343 5734465535 3）假如地点线 A13 与 CPU 断线，

47、并搭接到高电平上，将会出现 A13 恒为“1”的状况。此时储存器只好寻址 A13=1 的地点空间，A13=0 的另一半地点空间将永久接见不到。若对 A13=0 的地点空间进行访 问，只好错误地接见到 A13=1 的对应空间中去。计算机构成原理试题（三）一 选择题（每题 1 分，共 20 分）1.我国在 _ 年研制成功了第一台电子数字计算机，第一台晶体管数字计算机于 _ 年达成。A 1946 1958 B 1950 1968 C 1958 1961 D 1959 1965 2.Pentium 微型计算机中乘除法零件位于 _ 中。A CPU B 接口 C 控制器 D 专用芯片 3.没有外储存器的计

48、算机初始指引程序能够放在 _。A RAM B ROM C RAM和 ROM D CPU 4.以下数中最小的数是 _。A（101001）2 B（52）8 C（2B）16 D（44）10 5.在机器数 _ 中，零的表示形式是独一的。A 原码 B 补码 C 移码 D 反码 6.在定点二进制运算器中，减法运算一般经过 _ 来实现。A原码运算的二进制减法器 B 补码运算的二进制减法 器 C补码运算的十进制加法器 D 补码运算的二进制加法 器 7.以下有关运算器的描绘中 _ 是正确的。A 只作算术运算，不作逻辑运算 B 只作加法 C能临时寄存运算结果 D 以上答案都不对 8.某 DRAM芯片，其储存容量为

49、 512K8 位，该芯片的地点线和数据线数目为 _。A 8，512 B 512，8 C 18，8 D。19，8 9.相联储存器是按 _ 进行寻址的储存器。A 地点指定方式 B 货仓存取方式 C内容指定方式 D。地点指定与货仓存取方式结 合 10.指令系统中采纳不一样寻址方式的目的主假如 _。A 实现储存程序和程序控制 B 缩短指令长度，扩大寻址空 间，提升编程灵巧性 C能够直接接见外存 D 供给扩展操作码的可能并降 低指令译码难度 11.货仓寻址方式中，设 A 为累加寄存器，SP 为货仓指示器，Msp 为 SP 指示器的栈顶单元，假如操作的动作是：（A）Msp，（SP）1SP，那么出栈操作的动

50、作为：A（Msp）A，（SP）+1SP B.（SP）+1SP，（Msp）A C（SP）1SP，（Msp）A D.（Msp）A，（SP）1SP 12.在 CPU 中追踪指令后继地点的寄存器是 _。A 主存地点寄存器 B 程序计数器 C 指令寄存器 D状态条件寄存器 13.描绘多媒体 CPU 基本观点中正确表述的句子是 _。A.多媒体 CPU 是带有 MMX技术的办理器 B多媒体 CPU 是非流水线构造 CMMX指令集是一种单指令流单数据流的串行办理指令 D多媒体 CPU 必定是 CISC 机器 14.描绘 Futurebus+总线中基本观点正确的表述是 _。A.Futurebus+总线是一个高性