模拟集成电路课程设计.pdf

《模拟集成电路课程设计.pdf》由会员分享，可在线阅读，更多相关《模拟集成电路课程设计.pdf（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、.模拟集成电路课程设计 CMOS 两级运放设计 一、摘要 本课程设计要求完成一个两级运放的设计，采用设计工艺为 CMOS 的 0.35um 工艺技术，该工艺下器件可以等效为长沟道器件，在分析计算时可采用一级模型进行计算。本次设计主要了对于共模输入电压等指标提出了要求，详见下表。在正文中将就如何满足这些指标进行分析与讨论，并将计算结果利用 cadence 进行仿真，得出在 0.35um 工艺电路的工作情况。二、电路分析 课程设计的电路图如下：输入级（第一级）放大电路由 M1-M5 组成，其中 M1 与 M2 为 NMOS 差分输入对管，M3 与 M4 为 PMOS 有源负载，M5 为第一级提供恒

2、定的偏置电流。输出级（第二级）放大电路由 M6、M7 以及跨接在 M6 栅漏两端（即第二级电路输入与输出两端）的电容 Cc 组成，其中 PMOS 管 M6 为共源极接法，用于实现信号的放大，而M7 与 M5 功能相同，为第二级提供恒定的偏置电流，同时 M7 还作为第二级的输出负载。Cc 将用于实现第二级电路的密勒补偿，改变 Cc 的值可以用于实现电路中主极点与非主极点分离等功能。偏置电路由恒流源 IB 和以二极管形式连接的 M8 组成，其中 M8 与 M5，M7 形成电流镜，M5 和 M7 为相应电路提供电流的大小由其与 M8 的宽长比的比值来决定。.三、设计指标 本模块将根据设计要求的指标逐

3、一进行分析：开环直流增益：考虑直流增益时忽略所有电容的影响，画小信号图如下：由小信号图可以得到电路中的直流增益为：式 中，考 虑 到 差 分 输 入 对 管 的 一 致 性，故，从而，故上述表达式中用代为表示。同时，考虑到下式：以及表达式：从而可以将直流增益表达式表述为：同时可以将 用替换，可以得出增益的大小在设计时只与 MOS 管的过驱动电压和沟道长度有关，当过驱动电压确定时（一般选取 0.2V），则需要通过增加沟道长度 L 来提高增益。由于对于 0.35um 的工艺库并不熟悉，可以通过对单管进行 dc 仿真，得到所需的厄利电压等参数，但在实际应用中并不需要，主要做法是根据计算得到的电路偏置

4、电流，通过确定的过驱动电压进行单管仿真得到合适宽长比的工作在饱和区的 MOS 管。单位增益带宽（GBW）：分析 GBW 时需要考虑电路在高频条件下的工作情况，小信号图如下：（为、以及之和，同理）上图中忽略了 M3 点产生的极点，原因有两个：1.M3 点产生的极点大小为，约等于，在 GBW 之外；2.由于小信号电流经过 M1 再经过 M3，M4 电流镜与直接经过 M2 到达输出的电流两者之间为相加形式，即产生了一个前馈通路，CL Cn1 Vout Vds1 ro2,4 Gm1*Vin ro6,7 Gm6*Vds1 Cc Gm1*Vin ro2,4 Gm6*Vds1 Vout Vds1 ro6,7

5、.从而将引入一个零点，又由于两条通路的放大倍数一致，从而引入的零点为极点的两倍。引入的零点将对极点进行补偿，进一步削弱了极点对增益以及相位裕度的影响，从而对于 M3点的极点可以忽略。对于上图中的情况进行分析可得到有极点：同时还存在一个零点为：由于，所以主极点为，从而得到 同时考虑到相位裕度的要求，由于负极点以及正零点均会是相位恶化，对于双极点系统，通常要求：（对于本课程设计考虑到有正零点介入，将在电路设计中具体分析。）所以对于零点越远，其与 GBW 的关系基本由和的比值决定，越大越好；对于非主极点，从表达式中可以看出 Cc 越大，GBW 越小（越小），越大，可视为实现了两个极点的分离。可以近似

6、认为需要满足以下要求：当时，所以对于给定设计要求 GBW，可以确定 Cc 然后通过调节和的比值来实现 GBW和相位裕度。相位裕度（PM）：指标设计要求如上所述。可以采用下式进行设计时的估算：其中 为 M3 处的零极点对引入的相位裕度的变化，可以近似为（该数据参看 Sansen书，模拟集成电路设计精粹）。转换速率（SR）：对于本课程设计中的转换速率可以分两部分来讨论，一部分是对于 Cc进行充放电的内部转换速率，另一部分则是对于进行充放电的外部转换速率。.如左图所示对于一个大的负输入阶跃信号，则 M2 截止，电流全部从 M1、M3 流过，M4 由于电流镜作用也会产生相同大小的电流，这部分电流将从

7、Cc 流过，在 Cc 上产生一个电压梯度，斜率为，若 M7 在变化过程中能够提供足够的电流给 M6，则保持不变，从而输出节点成如上述梯度下降。对于大的正输入阶跃信号，同理。所以对于内部 Cc 充放电的内部 SR 的表达式可以表示为：同理对于的充放电得到的外部转换速率进行分析，主要考虑对于的放电过程，因为放电过程中 M6 有大的过驱动电压可以实现快速充电。放电时，对应的为一个大的负输入阶跃信号的情况，由于受偏置电流及相互间的宽长比控制，可视为恒定值，同时也需要占用一部分，所以能够提供给的电流大小为，所以对于外部节点的转换速率大小为：而整个电路的 SR 大小为：。静态电流：本次课程设计中的静态电流

8、总和可以表示为：根据仿真结果对电流进行累加可以得到，从而 四、电路设计 根据以上对于设计指标的理论分析，结合本次课程的实际设计要求，对电路进行如下设计：预先设计所有 MOS 管过驱动电压为 0.2V，以确保 MOS 管都能工作在饱和区。设计，这样实现了极点分离要求大而 GBW 的设计要求小的折中选择。1.根据 GBW 的表达式：GBW30MHz 从上式可以计算的，即.2.根据相位裕度的要求：PM60 为实现相位裕度的要求，用下式进行估算：由于，所以 p2=，要求 p23GBW（当 p2=3GBW 时，PM=60.2），即非主极点在 3GBW 之外，零点在 9 倍 GBW 之外能够实现。则可以得

9、到下式：即 对于相同的，则可以得到：3.根据 SR 的表达式：SR30V/us 根据前两个分析得到的结果：所以得到：进一步计算得到：；将该结果与 GBW 分析中得到的结果进行比较可以得到，同时满足 SR 与 GBW 要求：4.直流增益的实现：Av60dB 同时利用，可以得到:.从上式可以得到至于沟道长度 L 和过驱动电压有关，在过驱动电压设置为 0.2V 的情况下，为实现大的直流增益，需要增大沟道长度 L，故统一选取 MOS 管沟道长度L=3Lmin=1um，采用此沟道长度来进行设计。5.宽长比数据设定：由于对于工艺库没有了解，不清楚 uCox 等参数的数据，所以采用仿真的的方法设计出在确定偏

10、置电流和过驱动电压下合适的 MOS 管宽长比。出于留足余量的考虑，同时由于功耗要求相对宽裕，设计时取，。设计宽长比参数如下：五、Cadence 仿真 Av 图，零极点图，电路图，六、结论与讨论 本次课程设计结合我本人所上的 ASIC 实验的课程设计利用 Cadence 设计完成，对于自己完成的设计总体来说数据均已达标。但我认为依然可以从如下角度进行改进：1.分别就低功耗和高速两个角度进行设计，由于此次设计过程中对于各项参数都留了很宽裕的空间（特别是相位裕度，在初期设计时感觉比较难满足），所以造成了 M6，M7 两管的过大，虽然如此提供了相对好的相位裕度，功耗上的损失却很大。故从低功耗的角度可以

11、减小 M6，M7 的尺寸，使其恰好工作在设计指标的范围内。而对于高速角度，可以增大 M1，M2 等第一级 MOS 管的尺寸同时第二级 M6，M7 适当减小，这样第一级的电流增加可以有效的提高 SR。2.对于 MOS 管沟道长度的设计，在本次设计中直接将 L 全部定义在了 1um，但是 L的选择从一定程度上影响了电路最后的面积，同时对于 1/f 噪声等也一会造成影响，所以是否可以考虑分开划分 MOS 管的沟道长度。不过对于本设计有一定的难度，因为 M6 与 M3，M4 要做到匹配，同时 M7 也最好能够与 M5，M8 做到匹配，所以沟道长度都需要选取一致。根据以上一些想法，我对电路设计进行了一些修改得到以下的方案。