组合逻辑电路设计.ppt

《组合逻辑电路设计.ppt》由会员分享，可在线阅读，更多相关《组合逻辑电路设计.ppt（33页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、4.2.2采用中规模集成器件实现组合逻辑函数采用中规模集成器件实现组合逻辑函数4.2组合逻辑电路设计4.2.1采用小规模集成器件的组合逻辑电路设计采用小规模集成器件的组合逻辑电路设计说说明明：有有时时由由于于输输入入变变量量的的条条件件（如如只只有有原原变变量量输输入入，没没有有反反变变量量输输入入）、采采用用器器件件的的条条件件（如如在在一一块块集集成成器器件件上上包包含含多多个个基基本本门门）等等因因素素，采采用用最最简简与与-或或式式实实现现电电路路，不不一一定定是是最最佳电路结构。佳电路结构。4.2.1 采用小规模集成器件的组合逻辑电路设计采用小规模集成器件的组合逻辑电路设计设计步骤

2、概概念念：设设计计是是分分析析的的逆逆过过程程，即即如如何何根根据据逻逻辑辑功功能能的的要要求求及器件资源情况，设计出实现该功能的最佳电路及器件资源情况，设计出实现该功能的最佳电路。逻辑功能逻辑功能要求要求真值表真值表逻辑函数逻辑函数表达式表达式化简化简变换变换逻辑图逻辑图图4-2-1 组合逻辑电路设计步骤例题讲解例例4-1有有一一火火灾灾报报警警系系统统，设设有有烟烟感感、温温感感和和紫紫外外光光感感三三种种不不同同类类型型的的火火灾灾探探测测器器。为为了了防防止止误误报报警警，只只有有当当其其中中有有两两种种或或两两种种类类型型以以上上的的探探测测器器发发出出火火灾灾探探测测信信号号时时，

3、报报警警系系统统才才产生报警控制信号，试设计产生报警控制信号的电路。产生报警控制信号，试设计产生报警控制信号的电路。解题指导解题指导依依题题意意：探探测测器器的的火火灾灾探探测测信信号号应应为为电电路路的的输输入入，令令A、B、C分分别别代代表表烟烟感感、温温感感和和紫紫外外光光感感三三种种探探测测器器的的探探测测信信号号，“1”表示有火灾探测信号，表示有火灾探测信号，“0”表示没有火灾探测信号；表示没有火灾探测信号；最最终终是是否否产产生生报报警警信信号号为为电电路路的的输输出出，设设为为F，“1”表表示示产生报警信号，产生报警信号，“0”表示不产生报警信号。表示不产生报警信号。解解第二步：

4、第二步：根据电路设计对所使用器件的要求，将输出表达根据电路设计对所使用器件的要求，将输出表达式变换成适当的形式。式变换成适当的形式。第一步：第一步：列写真值表，求得最简列写真值表，求得最简与或与或表达式。表达式。11001100B10101010C11101000F01111000A表4-2-1 例4-1真值表001001110001111001ABC图4-2-2 例4-1卡诺图与或式：与或式：或与式：或与式：(1)若若采采用用与与非非器器件件，则则变变换换成成与非与非-与非与非表达式。表达式。&ABCF(2)若若采采用用或或非非器器件件，则则变变换换成成或非或非-或非或非表达式。表达式。(3

5、)若若采采用用与与或或非非器器件件，则则变变换换成成与或非与或非表达式。表达式。1ABCF111图4-2-4 例4-1或非结构逻辑图&ABCF11&11图4-2-5 例4-1与或非结构逻辑图图4-2-3 例4-1与非结构逻辑图例例4-2在在只只有有原原变变量量输输入入，没没有有反反变变量量输输入入条条件件下下，用用与与非非门实现函数门实现函数F(A,B,C,D)=m(4,5,6,7,8,9,10,11,12,13,14)解解 第一步第一步:作出卡诺图，化简求得最简与或表达式。作出卡诺图，化简求得最简与或表达式。01110111000111100001CDAB010101111110图4-2-6

6、 例4-2卡诺图&ABC&ABDF图4-2-7 例4-2既有原变量输入又有反变量输入时与非结构逻辑图化简结果为：化简结果为：如果允许有反变量输入，其逻辑电路如图如果允许有反变量输入，其逻辑电路如图4-2-7所示。所示。变换为变换为与非与非与非与非式：式：第第二二步步:对对化化简简结结果果进进一一步步变变换，力求电路最简。换，力求电路最简。由由于于只只有有原原变变量量输输入入，则则其其逻逻辑电路如图辑电路如图4-2-8(a)所示。所示。图4-2-8 例4-2只有原变量输入时与非结构逻辑图&BC&ADF1111(a)&BCADF(b)逻逻辑辑电电路路如如图图4-2-8(b)所所示示。与与图图(a)

7、相相比比，电电路路更更简简单单，但但仍仍然然不是最佳结果。不是最佳结果。第三步：第三步：引入引入生成项生成项，进一步改进。，进一步改进。&ACDBF图4-2-8 例4-2只有原变量输入时与非结构逻辑图(c)逻逻辑辑电电路路如如图图4-2-8(c)所所示示。该该电电路路仍仍然然是是级级门门结结构构，只只需需要要个个与与非非门门，显显然然是是实实现现该函数的最佳结果。该函数的最佳结果。在在只只有有原原变变量量输输入入，没没有有反反变变量量输输入入的的条条件件下下，使使用用与与非非门设计的特点：门设计的特点：归纳归纳(1)结结构构为为级级门门电电路路，分分别别是是输输入入级级、与与项项级级和和输输出

8、出级级（或或项级）。项级）。(2)输输入入级级门门电电路路的的个个数数，取取决决于于函函数数中中乘乘积积项项所所包包含含的的尾尾部因子部因子种类的多少。种类的多少。(3)与与项级包含器件的多少，取决于项级包含器件的多少，取决于乘积项乘积项的多少。的多少。(4)输出级总是一个输出级总是一个与非与非门。门。因因此此：应应尽尽可可能能地地合合并并乘乘积积项项，以以减减少少与与项项级级的的器器件件数数；尽可能地减少尾部因子的种类，以减少输入级器件的数目。尽可能地减少尾部因子的种类，以减少输入级器件的数目。例例4-3在在只只有有原原变变量量输输入入条条件件下下，采采用用或或非非门门实实现现逻逻辑辑函函数

9、数F(A,B,C,D)=m(0,5,7,11,12,13,15)解解第一步：第一步：先求先求F*(A,B,C,D)的最小项表达式，并化简。的最小项表达式，并化简。F*中中的的最最小小项项与与F中中最最小小项项一一一一对对应应，若若F中中最最小小项项号号码码为为i，则，则F*中有号码为中有号码为(2n-1)-i的最小项。的最小项。11111000111100001CDAB11111110图4-2-9 例4-3卡诺图通过卡诺图化简，得到：通过卡诺图化简，得到：第第二二步步：寻寻找找全全部部生生成成项项，进行乘积项合并。进行乘积项合并。共共有有个个生生成成项项，其其中中ABD找找不不到到可可以以合合

10、并并的的乘乘积积项项，为为无无用用生生成成项项。加加入生成项以后得：入生成项以后得：第三步：第三步：减少尾部因子种类。减少尾部因子种类。第四步：第四步：两次求反，得到两次求反，得到或非或非或非或非表达式。表达式。1111111FABCD图4-2-10 例4-3逻辑电路例例4-4人人类类有有O、A、B、AB种种基基本本血血型型，输输血血者者与与受受血血者者的的血血型型必必须须符符合合图图示示原原则则。试试用用与与非非门门设设计计一一血血型型关关系系检检测测电电路路，用用以以检检测测输输血血者者与与受受血血者者之之间间的的血血型型关关系系是是否否符符合合图图示示关系，如果符合，输出为关系，如果符合

11、，输出为1，否则为，否则为0。解题指解题指导导依依题题意意：输输血血者者的的种种血血型型和和受受血血者者的的种种血血型型都都是是输输入入变变量量，二二者者之之间间的关系是否符合上述原则为输出函数的关系是否符合上述原则为输出函数L。为为了了使使电电路路最最简简，考考虑虑用用两两个个变变量量的的四四种种组组合合表表示示种种血血型型，共共需需个个输输入变量。入变量。OOAABBABAB受血者受血者输血者输血者解解第一步第一步:作出卡诺图，化简得到最简作出卡诺图，化简得到最简与或与或表达式。表达式。血型血型输血者输血者受血者受血者C DE FO0 00 0A0 10 1B1 01 0AB1 11 1输

12、入输入输出输出CDEFL000010001100101001110101101111101011011111111011110110000111100001CDEF001000111110第三步：第三步：画逻辑图。画逻辑图。&1&1&LCDEF第二步：第二步：将最简将最简与或与或表达式变换为表达式变换为与非与非与非与非式。式。4.2.2 采用中规模集成器件实现组合逻辑函数采用中规模集成器件实现组合逻辑函数方法及依据方法及依据 中中规规模模集集成成器器件件都都具具有有某某种种确确定定的的逻逻辑辑功功能能，可可以以写写出出输输出出和和输输入入关关系系的的逻逻辑辑函函数数表表达达式式。采采用用集集成

13、成器器件件实实现现逻逻辑辑函函数数时时，可可以以将将要要实实现现的的逻逻辑辑函函数数表表达达式式进进行行变变换换，使使之之尽尽可可能能地地与某种集成器件的逻辑函数表达式类似。与某种集成器件的逻辑函数表达式类似。一一般般来来说说，使使用用数数据据选选择择器器实实现现单单输输出出函函数数；使使用用译译码码器器和和附附加加逻逻辑辑门门实实现现多多输输出出函函数数；对对一一些些具具有有某某些些特特点点的的逻逻辑辑函函数，如输出信号为输入信号的相加，则采用加法器来实现。数，如输出信号为输入信号的相加，则采用加法器来实现。采采用用中中规规模模集集成成器器件件设设计计组组合合逻逻辑辑电电路路既既可可省省去去

14、繁繁琐琐的的设设计，也可以避免设计中带来的错误，以提高电路的可靠性。计，也可以避免设计中带来的错误，以提高电路的可靠性。用用具具有有n个个地地址址输输入入端端的的数数据据选选择择器器实实现现n变变量量的的逻逻辑辑函数函数对于数据选择器，输出与输入信号之间存在如下关系：对于数据选择器，输出与输入信号之间存在如下关系：D0D2D6D4D1D3D7D50001111001A2A1A0例例如如8选选1数数据据选选择择器器可可以以用用卡卡诺诺图图的的形形式式来来表表示示，如如图图4-2-13所所示。示。图4-2-13 8选1数据选择器卡诺图以上说明：以上说明：只只要要将将作作出出逻逻辑辑函函数数的的卡卡

15、诺诺图图，将将输输入入变变量量加加到到8选选1数数据据选选择择器器地地址址端端，在在数数据据输输入入端端按按卡卡诺诺图图中中最最小小项项方方格格中中的的值值相相连，就可以实现任意输入变量的组合逻辑函数。连，就可以实现任意输入变量的组合逻辑函数。例例4-5用用8选选1数据选择器实现函数数据选择器实现函数解解第一步：第一步：作卡诺图。作卡诺图。011111010001111001ABC图4-2-14 例4-5卡诺图第二步：第二步：画接线图。画接线图。注注意意：将将函函数数输输入入变变量量A、B、C作作为为数数据据选选择择器器的的地地址址时时，应应当当保保持持变变量量顺顺序序与与地地址址端端高高低低

16、位位的的对对应应关关系系。例例如如变变量量A接接地地址址A2端端、B接接地地址址A1端端、C接接地地址址A0端端，否否则则输输出出端端得得到到的函数并非所要实现的函数。的函数并非所要实现的函数。0 1 2 3 4 5 6 7G07MUXYA0ENCBAF1图4-2-15 用8选1数据选择器实现例4-5函数A1A2ST例例4-6用用8选选1数据选择器实现数据选择器实现4变量逻辑函数：变量逻辑函数：F(A,B,C,D)=m(1,5,6,7,9,11,12,13,14)解题指解题指导导 8选选1数数据据选选择择器器有有3个个地地址址输输入入端端、8个个数数据据输输入入端端，而而4变变量量逻逻辑辑函函

17、数数有有16个个最最小小项项，所所以以需需要要采采用用两两片片8选选1数数据据选选择择器器，扩扩展展成成16选选1数数据据选选择择器器，从从而而得得到到4个个地地址址输输入入端端和和16个个数数据据输入端，以满足本题的要求。输入端，以满足本题的要求。(1)扩展法扩展法用用具具有有n个个地地址址输输入入端端的的数数据据选选择择器器实实现现m变变量量的的逻逻辑辑函数函数(mn)0 1 2 3 4 5 6 7A2G07MUX YA0EN1DCBA0 1 2 3 4 5 6 7A2G07MUX YA0ENF11解解第一步：第一步：将两片将两片8选选1MUX，扩展成，扩展成16选选1MUX。第二步：第二

18、步：分配变量，确定数据输入端的二值电平。分配变量，确定数据输入端的二值电平。图4-2-16 用两片8选1MUX实现例4-6函数A1A10 1 2 3A1G03MUX YA0ENDCST0 1 2 3G03MUX YENST0 1 2 3G03MUX YENST0 1 2 3G03MUX YENST10 1 2 31G03MUX Y0ENSTBAF图4-2-17 用5片4选1MUX实现例4-6函数采用采用4选选1数据选择器的实现方法。数据选择器的实现方法。A1A0A1A0A1A0(2)降维图法降维图法概念：概念：卡诺图的变量数称为该图的卡诺图的变量数称为该图的维数维数。如如果果把把某某些些变变量

19、量也也作作为为卡卡诺诺图图小小方方格格内内的的值值，将将减减小小卡卡诺诺图的维数，这种卡诺图称为图的维数，这种卡诺图称为降维卡诺图降维卡诺图。作为降维图小方格中值的那些变量称为作为降维图小方格中值的那些变量称为记图变量记图变量。降维的方法：降维的方法：设设记记图图变变量量为为x，对对于于原原卡卡诺诺图图（或或降降维维图图）中中，当当x=0时时，原原图图单单元元值值为为F，x=1时时，原原图图单单元元值值为为G，则则在在新新的的降降维维图图中中对对应应的的降降维维图图单单元元中中填填入入子子函函数数xF+xG。其其中中F和和G可可以以是是0、1、某一变量，也可以是某一函数。某一变量，也可以是某一

20、函数。图4-2-18 降维图示例00000011000111100001CDAB01100111111000DD011D0001111001ABC(a)F函数的卡诺图函数的卡诺图(b)3变量降维图变量降维图0CD+CDCC+D0101AB(c)2变量降维图变量降维图通通过过降降维维以以后后，相相当当于于减减少少了了逻逻辑辑函函数数的的变变量量数数目目。当当降降维维卡卡诺诺图图的的维维数数与与数数据据选选择择器器的的地地址址输输入入端端数数目目相相等等时时，即即可可按按照照用用具具有有n个个地地址址输输入入端端的的数数据据选选择择器器实实现现n变变量量逻逻辑辑函函数数的的方法来实现方法来实现m变

21、量的逻辑函数。变量的逻辑函数。例例4-7用用8选选1数据选择器实现函数数据选择器实现函数 F(A,B,C,D)=m(1,5,6,7,9,11,12,13,14)解题指解题指导导 8选选1数数据据选选择择器器只只有有3个个地地址址输输入入端端，而而将将要要实实现现的的是是4变变量量的的逻逻辑辑函函数数，所所以以需需要要将将4变变量量卡卡诺诺图图降降维维变变成成3变变量量降降维维卡卡诺图。这里选择诺图。这里选择D为记图变量。为记图变量。解解第一步：第一步：将将4变量卡诺图降维变成变量卡诺图降维变成3变量降维卡诺图。变量降维卡诺图。00101111000111100001CDAB0101011011

22、10DD1D01DD0001111001ABC(a)卡诺图卡诺图(b)降维图降维图图4-2-19 例4-7的降维图0 1 2 3 4 5 6 7G07MUXYA0ENCBAF1D注注意意：可可以以选选择择不不同同的的变变量量作作为为记记图图变变量量，不不同同的的选选择择方方案案会会有有不不同同的的结结果果。要要得得到到最最佳佳方方案案，必必须须对对原原始始卡卡诺诺图图进进行行仔细分析，以选择子函数最少或最简单的方案。仔细分析，以选择子函数最少或最简单的方案。第二步：第二步：画逻辑图，确定数据输入端记图变量及二值电平。画逻辑图，确定数据输入端记图变量及二值电平。.1图4-2-20 用8选1MUX

23、实现例4-7A1A2ST例例4-8用用8选选1数据选择器实现逻辑函数数据选择器实现逻辑函数 F(A,B,C,D,E)=m(0,1,3,9,11,12,13,14,20,21,22,23,26,31)图4-2-21 例4-8的降维图解作函数的卡诺图和降维卡诺图。解作函数的卡诺图和降维卡诺图。10000010000111100001CDAB010101011110(a)卡诺图卡诺图11001100000111100001CDAB001101011110E=0E=11E00EEE0000111100001CDAB0EE101011110(b)4变量降维图变量降维图D+EEDE00D+E DE1000

24、1111001ABC(c)3变量降维图变量降维图C(D+E)CCE+C(D+E)CDE+CDE0101AB(d)2变量降维图变量降维图0 1 2 3 4 5 6 7G07MUXYENCBAF1D&图4-2-22 用8选1MUX实现例4-8&E添加必要的逻辑门，构成逻辑电路。添加必要的逻辑门，构成逻辑电路。A0A1A2ST0 1 2 3G03MUXYENDCST0 1 2 3G03MUXYENST0 1 2 3G03MUXYENSTE0 1 2 3G03MUXYENSTBAF图4-2-23 4选1MUX实现例4-8函数采用采用4选选1数据选择器的实现方法。数据选择器的实现方法。11A0A1A0A

25、1A0A1A0A1利用译码器实现组合逻辑函数利用译码器实现组合逻辑函数一一个个n变变量量的的完完全全译译码码器器（变变量量译译码码器器）的的输输出出包包含含了了n变变量量的的所所有有最最小小项项（非非）。用用n变变量量译译码码器器加加上上输输出出门门，就就能能获获得得任何形式的输入变量不大于任何形式的输入变量不大于n的组合逻辑函数。的组合逻辑函数。例例4-9 用译码器实现一组多输出逻辑函数用译码器实现一组多输出逻辑函数解解该该组组多多输输出出逻逻辑辑函函数数均均为为输输入入变变量量，因因此此可可选选用用3线线-8线线译译码码器器实实现现。如如CT54S138，在在使使能能端端均均为为有有效效电

26、电平平的的情情况况下，电路完成译码功能，输出与输入变量之间的关系为：下，电路完成译码功能，输出与输入变量之间的关系为：第一步：第一步：将各函数写成最小项表达式，并进行变换。将各函数写成最小项表达式，并进行变换。若若将将输输入入变变量量A、B、C分分别别加加到到译译码码器器的的地地址址输输入入端端A2、A1、A0，用用与与非非门门作作为为各各函函数数的的输输出出门门，即即可可实实现现该该多多输输出出函函数的逻辑电路。数的逻辑电路。第二步：第二步：分配变量，画逻辑图。分配变量，画逻辑图。CBABIN/OCT&76543210124STASTBSTC1 1&F3F1&F2图4-2-24 用译码器实现

27、例4-9函数思考：思考：如果译码器输出为高电平有效，该如何实现？如果译码器输出为高电平有效，该如何实现？采用全加器实现组合逻辑函数采用全加器实现组合逻辑函数若若某某一一逻逻辑辑函函数数的的输输出出恰恰好好是是输输入入代代码码所所表表示示的的数数加加上上某某一常数或另一组输入代码，可用全加器实现。一常数或另一组输入代码，可用全加器实现。依依题题意意：余余3 BCD码码是是在在8421 BCD码码的的基基础础上上加加上上常常数数3(0011)，因因此此可可采采用用4位位全全加加器器，8421 BCD码码作作为为一一组组数数据据输输入入，另另一一组组输输入入端端接接入入常常数数(0011)，输输出出

28、F3F0即即为为余余3 BCD码码，从从而而实实现了码制的转换。现了码制的转换。例例4-10设设计计将将8421 BCD码码转转换换成成余余3 BCD码码的的码码制制转转换换电路。电路。ABC03PF0F1D103QF2CI03F3CO图4-2-25 用全加器实现例4-10电路例例4-11用用全全加加器器实实现现两两个个位位8421 BCD码码十十进进制制加加法法运运算。算。解题指解题指导导 1位位8421 BCD码码十十进进制制数数由由4位位二二进进制制码码组组成成，加加法法运运算算时时是是“逢逢十十六六进进一一”，而而十十进进制制数数相相加加是是“逢逢十十进进一一”，二二者者之之间间进进位

29、位差差6。当当十十进进制制数数需需发发生生进进位位时时，8421 BCD码码的的4位位二二进进制制数数还还差差6才才能能使使最最高高位位发发生生进进位位；反反之之，如如果果8421 BCD码码产产生生了了进进位位，本本位位结结果果（和和数数）比比十十进进制制数数也也差差6。因因此此，在在计计算算结果中应加结果中应加6进行修正。进行修正。解解根根据据分分析析，当当8421 BCD相相加加有有进进位位信信号号产产生生时时，或或和和数在数在1015之间时，应产生修正控制信号之间时，应产生修正控制信号F，完成加，完成加6修正。修正。AB30PF0F130QF2CI30F3CO图4-2-26 用全加器实现两个8421 BCD码加法84218421被加数被加数加数加数30P1230Q4CI308CO842184211&F进位进位和和相加相加修正判别修正判别修正修正