常用组合逻辑电路精选PPT.ppt

《常用组合逻辑电路精选PPT.ppt》由会员分享，可在线阅读，更多相关《常用组合逻辑电路精选PPT.ppt（61页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、关于常用组合逻辑电路第1页，讲稿共61张，创作于星期日1、加法器举例：举例：A=1101,B=1001,计算计算A+B1 1 0 11 0 0 1+011010011第2页，讲稿共61张，创作于星期日加法运算的基本规则加法运算的基本规则：（1）逢二进一。）逢二进一。（2）最低位是两个数最低位的相加，不需考）最低位是两个数最低位的相加，不需考虑进位。虑进位。（3）其余各位都是三个数相加，包括加数、）其余各位都是三个数相加，包括加数、被加数和低位上来的进位。被加数和低位上来的进位。（4）任何位相加都产生两个结果：本位和、）任何位相加都产生两个结果：本位和、向高位的进位。向高位的进位。1 1 0 1

2、1 0 0 1+011010011第3页，讲稿共61张，创作于星期日（1）半加器：）半加器：半加运算不考虑从低位来的进位半加运算不考虑从低位来的进位A-加数加数;B-被加数被加数;S-本位和本位和;Co-进位进位。真值表真值表加法器加法器第4页，讲稿共61张，创作于星期日逻辑图逻辑图逻辑符号逻辑符号A-加数加数;B-被加数被加数;S-本位和本位和;Co-进位。进位。第5页，讲稿共61张，创作于星期日（2）全加器：）全加器：A-加数；加数；B-被加数；被加数；Ci-低位来的进位低位来的进位；S-本位和；本位和；Co-进位。进位。相加过程中，既考虑加数、被加数又考虑低位的进相加过程中，既考虑加数、

3、被加数又考虑低位的进位。位。第6页，讲稿共61张，创作于星期日A-加数；加数；B-被加数；被加数；Ci-低位来的进位；低位来的进位；S-本位和；本位和；Co-进位。进位。第7页，讲稿共61张，创作于星期日CI第8页，讲稿共61张，创作于星期日（1）串行进位加法器）串行进位加法器如图：用全加器实现如图：用全加器实现4位二进制数相加。位二进制数相加。低位全加器进位输出低位全加器进位输出 高位全加器进位输高位全加器进位输 入入注意：注意：CICI0 0=0=0进位多位加法器多位加法器结果：结果：Co进位进位S3S2S1S0第9页，讲稿共61张，创作于星期日编码编码：用二进制代码来表示某一信息（文字、

4、：用二进制代码来表示某一信息（文字、数字、符号）的过程。数字、符号）的过程。实现编码操作的电路称为实现编码操作的电路称为编码器编码器。第10页，讲稿共61张，创作于星期日编码编码 将具有特定含义的信息编成相应二进制代码的过程。将具有特定含义的信息编成相应二进制代码的过程。实现编码功能的电路实现编码功能的电路 编码器编码器(即即Coder)被编被编信号信号 二进制二进制代码代码 编编码码器器 编码器编码器 二进制编码器二进制编码器 二二-十进制编码器十进制编码器 优先编码器优先编码器 普通编码器普通编码器2、编码器第11页，讲稿共61张，创作于星期日为什么要进行编码？为什么要进行编码？为了节约计

5、算机的资源。为了节约计算机的资源。编码器的输入、输出之间应满足如下关系：编码器的输入、输出之间应满足如下关系：需要编码的信息量需要编码的信息量 二进制数的位数二进制数的位数第12页，讲稿共61张，创作于星期日普普通通编编码码器器3位二进制（位二进制（8线线3线）编码器真值表线）编码器真值表任何时刻只允许输入一个编码信号，否则输出将发生混乱。任何时刻只允许输入一个编码信号，否则输出将发生混乱。一、二进制编码器一、二进制编码器输入端：输入端：2n输出端：输出端：n高电平有效高电平有效第13页，讲稿共61张，创作于星期日1111000000001101000000101001000000010001

6、000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输输 出出输输 入入I1I2I3I4I5I6I7Y0Y1Y2画画电电路路图图利用添加约束项来化简可得利用添加约束项来化简可得 第14页，讲稿共61张，创作于星期日普通的编码器存在的问题：普通的编码器存在的问题：每一时刻只能有一个输入信息，当输入信息中出现不该出每一时刻只能有一个输入信息，当输入信息中出现不该出现的组合时（同时输入多个现的组合时（同时输入多个1），输出混乱。），输出混乱。111100000000110100000010100100000001

7、0001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输输 出出输输 入入第15页，讲稿共61张，创作于星期日为何要使用为何要使用优先编码器？优先编码器？四、优先编码器四、优先编码器1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输输 出出输输 入入允许同时输入数个编码信号，并只对其中优允许同时输入数个编码信号，并只对其中优先权最高

8、的信号进行编码输出的电路。先权最高的信号进行编码输出的电路。普通编码器在任普通编码器在任何时刻只允许一个输何时刻只允许一个输入端请求编码，否则入端请求编码，否则输出发生混乱。输出发生混乱。第16页，讲稿共61张，创作于星期日 在优先编码器电路中，允许同时输入两个以上编在优先编码器电路中，允许同时输入两个以上编码信号。编码时只对码信号。编码时只对优先权优先权最高的进行编码。最高的进行编码。8线线3线优先编码器线优先编码器74LS148逻辑图逻辑图选通输入端选通输入端选通输出端选通输出端扩展端扩展端优先编码器优先编码器(即即 Priority Encoder)第17页，讲稿共61张，创作于星期日输

9、入：逻辑输入：逻辑0(0(低电平）有效低电平）有效输出：逻辑输出：逻辑0(0(低电平）有效低电平）有效低电平表示低电平表示“电路工作，电路工作，但无编码输入但无编码输入”低电平表示低电平表示“电路工作，电路工作，且有编码输入且有编码输入”第18页，讲稿共61张，创作于星期日第19页，讲稿共61张，创作于星期日得到表达式为：得到表达式为：第20页，讲稿共61张，创作于星期日8线线3线优先编码器线优先编码器74LS148的逻辑图的逻辑图输入和输输入和输出均以低出均以低电平作为电平作为有效信号有效信号第21页，讲稿共61张，创作于星期日P153 例8-10、8-11一、二一、二三三三三三三三三三三第

10、22页，讲稿共61张，创作于星期日1.确定输入变量及输出变量的个数确定输入变量及输出变量的个数确定输入变量确定输入变量4个个确定输出变量确定输出变量4个个第23页，讲稿共61张，创作于星期日输入：逻辑输入：逻辑0(0(低电平）有效低电平）有效输出：逻辑输出：逻辑0(0(低电平）有效低电平）有效第24页，讲稿共61张，创作于星期日2.画真值表画真值表3.由真值表写出逻辑函数式由真值表写出逻辑函数式第25页，讲稿共61张，创作于星期日4.连接电路连接电路第26页，讲稿共61张，创作于星期日3、译码器、译码器译码译码：将二进制代码翻译成对应的输出信号：将二进制代码翻译成对应的输出信号的过程的过程.译

11、码是编码的逆过程译码是编码的逆过程.实现译码操作的电路称为实现译码操作的电路称为译码器译码器。第27页，讲稿共61张，创作于星期日一、译码的概念与类型一、译码的概念与类型 译码译码是是编码编码的逆过程。的逆过程。将表示特定意义信息的二将表示特定意义信息的二进制代码翻译出来。进制代码翻译出来。实现译码功能的电路实现译码功能的电路 译码器译码器(即即 Decoder)二进制二进制代码代码 与输入代与输入代码对应的码对应的特定信息特定信息 译译码码器器 译码器译码器 二进制译码器二进制译码器 二二-十进制译码器十进制译码器 数码显示译码器数码显示译码器 通用译码器通用译码器第28页，讲稿共61张，创

12、作于星期日一、二进制译码器一、二进制译码器 输入端：输入端：n 输出端：输出端：2n 二进制译码器的输入端为二进制译码器的输入端为n n个，则输出端为个，则输出端为2 2n n个，且个，且对应于输入代码的每一种状态，对应于输入代码的每一种状态，2 2n n个输出中只有一个为个输出中只有一个为1 1（或为（或为0 0），其余全为），其余全为0 0（或为（或为1 1）。）。第29页，讲稿共61张，创作于星期日 3 3位二进制译码器位二进制译码器(3(3线线-8-8线译码器线译码器)输入输入：3位二进制代码位二进制代码输出输出：8个互斥的信号（高电平有效）个互斥的信号（高电平有效）第30页，讲稿共6

13、1张，创作于星期日74LS138集成译码器集成译码器S=1,译码器正常工作译码器正常工作100片选输入端片选输入端（使能端）（使能端）地址输入端地址输入端第31页，讲稿共61张，创作于星期日3线线8线译码器线译码器74HC138功能表功能表第32页，讲稿共61张，创作于星期日当当S1=1,=0,=0（即（即S=1）时，可得输出）时，可得输出第33页，讲稿共61张，创作于星期日例例4.3.3：试试用用3线线8线线译译码码器器74LS138设设计计一一个个多多输输出出的组合逻辑电路。输出逻辑函数式为的组合逻辑电路。输出逻辑函数式为第34页，讲稿共61张，创作于星期日解：解：化为最小项之和的形式：化

14、为最小项之和的形式：第35页，讲稿共61张，创作于星期日当当S1=1,S2=S3=0时时,令令A2=A,A1=B,A0=C,则则第36页，讲稿共61张，创作于星期日画电路图画电路图第37页，讲稿共61张，创作于星期日思考P159 8-21第38页，讲稿共61张，创作于星期日习题答案：习题答案：P159 8-21Y=ABC+ABC+ABC+ABC第39页，讲稿共61张，创作于星期日第40页，讲稿共61张，创作于星期日4、显示译码器、显示译码器 用来驱动各种显示器件，从而将用二进制代用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的码表示的数字、文字、符号翻译成人们习惯

15、的形式直观地显示出来的电路，称为形式直观地显示出来的电路，称为显示译码器显示译码器。数字、文字、数字、文字、符号代码符号代码译码器译码器显示器显示器第41页，讲稿共61张，创作于星期日YA0A1A2数码显示译码器数码显示译码器译译码码器器YYYYYY驱驱动动器器YYYYYYYA3a数码显示器数码显示器bcdefgbcdefgabcdefga数码显示译码器数码显示译码器 将输入的将输入的 BCD 码译成相应输出信号，以驱动码译成相应输出信号，以驱动显示器显示出相应数字的电路。显示器显示出相应数字的电路。(一一)数码显示译码器的结构和功能示意数码显示译码器的结构和功能示意0101a数码显示器数码显

16、示器bcdefgYA0A1A2数码显示译码器数码显示译码器译译码码器器YYYYYY驱驱动动器器YYYYYYYA3bcdefgabcdefga输入输入 BCD 码码输出驱动七段数码管显示相应数字输出驱动七段数码管显示相应数字0001第42页，讲稿共61张，创作于星期日(二二)数码显示器简介数码显示器简介1.七段半导体数码显示器七段半导体数码显示器(LED)abcdefgDPag fCOMbce dCOMDPabcdefgDP发光字段，由管脚发光字段，由管脚 a g 电平控制是否发光。电平控制是否发光。小数点，需要时才点亮。小数点，需要时才点亮。显显示示结结构构字型字型第43页，讲稿共61张，创作

17、于星期日第44页，讲稿共61张，创作于星期日即液态晶体即液态晶体 2.液晶液晶显示器显示器(LCD)abcdefgDPag fCOMbce dCOMDP显显示示结结构构字型字型第45页，讲稿共61张，创作于星期日液晶显示器的结构及符号（a）未加电场时 （b）加电场以后 （c）符号第46页，讲稿共61张，创作于星期日液晶液晶显示器显示器(LCD)液晶显示原理：液晶显示原理：无外加电场作用时，液晶分子排无外加电场作用时，液晶分子排列整齐，入射的光线绝大部分被反射回来，液晶呈透列整齐，入射的光线绝大部分被反射回来，液晶呈透明状态，不显示数字；明状态，不显示数字；当在相应字段的电极上加电压时，液晶中的

18、导电离子作定向运动，当在相应字段的电极上加电压时，液晶中的导电离子作定向运动，在运动过程中不断撞击液晶分子，破坏了液晶分子的整齐排列，在运动过程中不断撞击液晶分子，破坏了液晶分子的整齐排列，液晶对入射光产生散射而变成了暗灰色，于是显示出相应的数字。液晶对入射光产生散射而变成了暗灰色，于是显示出相应的数字。当外加电压断开后，液晶分子又将恢复到整齐排列状态，当外加电压断开后，液晶分子又将恢复到整齐排列状态，字形随之消失。字形随之消失。第47页，讲稿共61张，创作于星期日 BCD BCD七段显示译码器七段显示译码器A A3 3-A-A0 0:输入数据输入数据要设计的七段显示译码器要设计的七段显示译码

19、器YaYaYbYbYcYcYdYdYeYeYfYfYgYg译译 码码 器器A A3 3A A2 2A A1 1A A0 0b bc cd de ef fg ga第48页，讲稿共61张，创作于星期日十进制数十进制数 A A3 3A A2 2A A1 1A A0 0 Y Ya a Y Yb b Y Yc c Y Yd d Y Ye e Y Yf f Y Yg g 显示字形显示字形 0 0 0 0 0 00 0 0 0 1 1 1 1 1 11 1 1 1 1 0 01 0 0 1 1 0 0 0 10 0 0 1 0 0 1 1 0 0 0 0 1 1 1 0 0 0 0 1 2 2 0 0 1

20、0 0 0 1 0 1 1 1 0 1 1 0 1 2 1 0 1 1 0 1 2 3 3 0 0 1 1 0 0 1 1 1 1 1 1 1 0 0 1 3 1 1 1 0 0 1 3 4 4 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 1 4 1 1 0 0 1 1 4 5 5 0 1 0 1 0 1 0 1 1 1 0 1 1 0 1 1 50 1 1 0 1 1 5 6 0 1 1 0 6 0 1 1 0 0 0 0 1 1 1 1 1 60 1 1 1 1 1 6 7 7 0 1 1 1 0 1 1 1 1 1 1 1 0 0 0 0 7 1 1 0 0 0 0 7

21、8 8 1 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 8 1 1 1 1 1 1 8 9 9 1 0 0 1 1 0 0 1 1 1 1 1 0 0 1 1 9 1 1 0 0 1 1 9 abcdefg第49页，讲稿共61张，创作于星期日先设计输出先设计输出YaYa的逻辑表示式及电路图的逻辑表示式及电路图第50页，讲稿共61张，创作于星期日BCD七段显示译码器7448的逻辑图第51页，讲稿共61张，创作于星期日定义定义：根据需要将多路信号中选择一路送到公共数：根据需要将多路信号中选择一路送到公共数据线上的逻辑电路据线上的逻辑电路(又称又称多路开关多路开关).n位通道选择信号

22、位通道选择信号数据选择器数据选择器D0D1D2D2n-1Y输入端：输入端：2n个个输出端：输出端：1个个5、数据选择器第52页，讲稿共61张，创作于星期日1 1、2 2选选1 1数据选择器数据选择器 A F 0 0 D0 0 1 1 D1 1集成化集成化 D0 0D1 1FA1 1&D0 0D1 1A 1 1F输输入入数数据据输输出出数数 据据控制信号控制信号 第53页，讲稿共61张，创作于星期日真值表真值表地地址址变变量量输输入入数数据据由地址码决定从路输入中由地址码决定从路输入中选择哪路输出。选择哪路输出。2 2、4 4选选1 1数据选择器数据选择器第54页，讲稿共61张，创作于星期日A1

23、 A0 Y 0 0 D0 0 1 D1 1 0 D2 1 1 D3 D0 0A0 0D3 3D2D1A1 1Y即：即：第55页，讲稿共61张，创作于星期日双4选1数据选择器74LS153双双4选选1数据选择器介绍数据选择器介绍地址端共用；地址端共用；数据输入和输出端各自独数据输入和输出端各自独立；立；片选信号独立。片选信号独立。第56页，讲稿共61张，创作于星期日型号型号:74LS153 双双4 4选选1 1数据选择器数据选择器集成电路数据选择器集成电路数据选择器 选通控制端选通控制端S S为低电平有效，即为低电平有效，即S S=0=0时芯片被时芯片被选中，处于工作状态；选中，处于工作状态；S S=1=1时芯片被禁止，时芯片被禁止，Y00。第57页，讲稿共61张，创作于星期日集成集成8 8选选1 1数据选择数据选择器器74LS151第58页，讲稿共61张，创作于星期日解：解：例例8-12对照对照74LS151输出表达式，求输出表达式，求Di写出最小项表达式写出最小项表达式 选用选用8选选1数据选择器数据选择器74LS151，当，当S=0时，时，令令A2=A、A1=B、A0=C,代入上式得：代入上式得：第59页，讲稿共61张，创作于星期日比较比较L和和Y，得：，得：画连线图画连线图第60页，讲稿共61张，创作于星期日感谢大家观看第61页，讲稿共61张，创作于星期日