电工与电子技术 12 门电路和组合逻辑电路(3～4).ppt

《电工与电子技术 12 门电路和组合逻辑电路(3～4).ppt》由会员分享，可在线阅读，更多相关《电工与电子技术 12 门电路和组合逻辑电路(3～4).ppt（68页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、12.3 12.3 组合逻辑电路的分析与设计组合逻辑电路的分析与设计根据逻辑功能和结构特点的不同，数字电路可分成组合根据逻辑功能和结构特点的不同，数字电路可分成组合逻辑电路（简称组合电路）和时序逻辑电路（简称时序逻辑电路（简称组合电路）和时序逻辑电路（简称时序电路）电路）组合逻辑电路的特点是：输出与输入的关系具有即时性，组合逻辑电路的特点是：输出与输入的关系具有即时性，即电路任一时刻的输出仅与电路当时的输入有关，而与即电路任一时刻的输出仅与电路当时的输入有关，而与电路原来的状态无关，没有记忆和存储功能。其函数关电路原来的状态无关，没有记忆和存储功能。其函数关系为系为 其一般示意图如图其一般示意

2、图如图12-3-112-3-1所示所示12.3.1 12.3.1 12.3.1 12.3.1 组合逻辑电路的分析组合逻辑电路的分析组合逻辑电路的分析组合逻辑电路的分析 组合逻辑电路分析就是给定某逻辑电路，分析其逻组合逻辑电路分析就是给定某逻辑电路，分析其逻辑功能辑功能,即找出电路输出与输入之间的逻辑关系即找出电路输出与输入之间的逻辑关系一般步骤为：一般步骤为：一般步骤为：一般步骤为：1.根根据逻辑图写输出函数的表达式；据逻辑图写输出函数的表达式；2.对表达式进行化简，求最简式对表达式进行化简，求最简式；3.列出输出、输入变量之间的真值表列出输出、输入变量之间的真值表；4.说明电路的逻辑功能说明

3、电路的逻辑功能。下面通过例题说明组合逻辑电路的分析过程下面通过例题说明组合逻辑电路的分析过程例例12-3-1 12-3-1 分析图分析图12-3-212-3-2所示逻辑电路的逻辑功能。所示逻辑电路的逻辑功能。解：解：a.a.由图可得由图可得b.b.化简化简其卡诺图为其卡诺图为化简后化简后d.d.由真值表可知此电路为非一致电路，由真值表可知此电路为非一致电路，即输入即输入A A、B B、C C取值不一样时输出为取值不一样时输出为1,1,否则为否则为0.0.c.c.由上述最简逻辑式可得输出输入由上述最简逻辑式可得输出输入的真值表如表的真值表如表12-3-112-3-1所示所示解：由解：由12-3-

4、312-3-3图可得图可得其真值表如表其真值表如表12-3-2所示所示由真值表可得，此电路的逻辑功由真值表可得，此电路的逻辑功能为半加器。即两个一位二进制能为半加器。即两个一位二进制数相加，数相加，SH为和，为和，CH为进位为进位例例12-3-2 12-3-2 分析图分析图12-3-312-3-3所示电路的逻辑功能所示电路的逻辑功能12.3.2 12.3.2 12.3.2 12.3.2 组合逻辑电路的设计组合逻辑电路的设计组合逻辑电路的设计组合逻辑电路的设计根据所给的逻辑功能要求，设计能实现该功能的简单而根据所给的逻辑功能要求，设计能实现该功能的简单而又可靠的最佳逻辑电路。所谓的最简就是指实现

5、的电路又可靠的最佳逻辑电路。所谓的最简就是指实现的电路所用的器件数最少、器件的种类最少、器件之间的连线所用的器件数最少、器件的种类最少、器件之间的连线也最少。也最少。其步骤为其步骤为其步骤为其步骤为1.进行逻辑抽象。逻辑抽象的步骤为进行逻辑抽象。逻辑抽象的步骤为(1)(1)分析事件的逻辑因果关系，确定输入变量和输出变分析事件的逻辑因果关系，确定输入变量和输出变量；量；通常把引起事件的原因定为输入变量，而把事件的通常把引起事件的原因定为输入变量，而把事件的结果作为输出变量。结果作为输出变量。(2)(2)定义逻辑状态的含义，即逻辑状态的赋值；定义逻辑状态的含义，即逻辑状态的赋值；(3)根据所给逻辑

6、要求列出输出和输入的真值表根据所给逻辑要求列出输出和输入的真值表2.写出逻辑函数式：由真值表写出输出变量的逻辑函数写出逻辑函数式：由真值表写出输出变量的逻辑函数式；式；3.3.将输出逻辑函数表达式进行化简和变换将输出逻辑函数表达式进行化简和变换,根据要求变根据要求变换成适当的形式，如与非与或式等换成适当的形式，如与非与或式等。如果使用小规模。如果使用小规模集成门电路设计，需要将函数式化简为最简形式，以使集成门电路设计，需要将函数式化简为最简形式，以使电路中所用的门个数最少，门的类型最少，输出端个数电路中所用的门个数最少，门的类型最少，输出端个数最少。最少。4.4.根据化简或变换后的函数式画出逻

7、辑电路连接图。根据化简或变换后的函数式画出逻辑电路连接图。解：解：1.1.由题意列出真值表如表由题意列出真值表如表12-3-312-3-32.2.由真值表写出输出端的逻辑式由真值表写出输出端的逻辑式3.3.画出逻辑电路图，如图画出逻辑电路图，如图12-3-412-3-4所示所示例例12-3-3 12-3-3 设两个一位二进制数设两个一位二进制数A A和和B B，试设计判别器，若试设计判别器，若AB,AB,则输出则输出Y Y为为1 1，否则输出，否则输出Y Y为为0.0.输入输入输出输出ABCY00001111001100110101010110010111表表12-3-4解解:(1)(1)根据

8、题意确定输入和输出，并进行逻辑赋值根据题意确定输入和输出，并进行逻辑赋值输入为三盏灯输入为三盏灯A、B、C，其状其状态设灯点亮为态设灯点亮为“1”,熄灭为熄灭为“0”。输出为发出报警信号。输出为发出报警信号Y，交通灯正常工作为交通灯正常工作为“0”，有故障发出报警信号为有故障发出报警信号为“1”。(2)根据题中的逻辑要求写出根据题中的逻辑要求写出真值表，如表真值表，如表12-3-4所示所示例例12-3-4 12-3-4 设计交通灯工作状态检测电路。每一组交通灯设计交通灯工作状态检测电路。每一组交通灯是由红黄绿三盏灯组成，正常时，只能一盏灯点亮。其是由红黄绿三盏灯组成，正常时，只能一盏灯点亮。其

9、它状态均为不正常，检测电路发出故障报警信号，并用它状态均为不正常，检测电路发出故障报警信号，并用与非门实现与非门实现(3)根据真值表写出输出逻辑函数表达式，即根据真值表写出输出逻辑函数表达式，即输入输入输出输出ABCY00001111001100110101010110010111表表12-3-4(4)(4)利用卡诺图进行函数的简利用卡诺图进行函数的简化，如表化，如表12-3-512-3-5所示所示最简与或式为最简与或式为(6)其实现电路其实现电路如图如图12-3-5所示所示(5)(5)变换逻辑函数：变换逻辑函数：根据要求，使用与非门实现根据要求，使用与非门实现解：输入为解：输入为3个工厂，设

10、为个工厂，设为A、B、C，用电为用电为“1”，不用，不用电为电为“0”；输出为甲、乙电；输出为甲、乙电站，设为站，设为Y1和和Y2,供电为供电为“1”，不供电为，不供电为“0”，则，则真值表如表真值表如表12-3-6所示所示输入输入输出输出ABCY100001111001100110101010101101001表表12-3-6输出输出Y200010111例例12-3-5 3个工厂由甲和乙两个变电站供电。若一个工个工厂由甲和乙两个变电站供电。若一个工厂用电，则由甲站供电；若两个工厂用电，则由乙站供厂用电，则由甲站供电；若两个工厂用电，则由乙站供电；若三个工厂用电，则由甲、乙两站同时供电。试设电

11、；若三个工厂用电，则由甲、乙两站同时供电。试设计一个供电控制电路计一个供电控制电路输出端逻辑式为输出端逻辑式为化简：化简：画出实现的逻辑电路，画出实现的逻辑电路，如图如图12-3-6所示所示12.4 常用组合逻辑部件及应用常用组合逻辑部件及应用 常用组合逻辑电路常用组合逻辑电路由厂家制成了中、小规模的单片由厂家制成了中、小规模的单片集成产品集成产品，如，如加法器、编码器、译码器、数据选择器、加法器、编码器、译码器、数据选择器、比较器等。这些集成器件具有通用性强、兼容性好、功比较器等。这些集成器件具有通用性强、兼容性好、功耗小、工作稳定可靠等优点，因而在各类数字系统中被耗小、工作稳定可靠等优点，

12、因而在各类数字系统中被广泛采用广泛采用 12.4.1 12.4.1 加法器加法器加法器加法器12.4.1.1 一位加法器一位加法器a.半加器半加器 完成一位二进制数相加求和及进位运算的逻辑电路，完成一位二进制数相加求和及进位运算的逻辑电路，只考虑两个只考虑两个1 1位二进制数相加，不考虑低位的进位位二进制数相加，不考虑低位的进位 输入有加数和被加数，输出为和输入有加数和被加数，输出为和及进位。设加数为及进位。设加数为A，被加数为被加数为B，和和为为S，进位为进位为C，其真值表如表其真值表如表12-4-1所示。所示。其逻辑电路及逻辑符号如其逻辑电路及逻辑符号如图图12-4-112-4-1所示所示

13、输出端的逻辑式为输出端的逻辑式为 b.全加器全加器 在在实实际际的的二二进进制制数数相相加加中中，除除了了最最低低位位外外，其其余余各各位位都都要要考考虑虑从从相相邻邻低低位位来来的的进进位位，这这种种考考虑虑低低位位进进位位的的加法器叫全加器。加法器叫全加器。故其输入有三个：加数故其输入有三个：加数A、被加数被加数B和低位的进位和低位的进位 Ci-1，输出为三者的和输出为三者的和S和其向高位的进位和其向高位的进位Ci，其真值表如表，其真值表如表12-4-2所示所示输出端的逻辑式为输出端的逻辑式为由半加器组成的全加器的逻辑电路和逻辑符号如图由半加器组成的全加器的逻辑电路和逻辑符号如图12-4-

14、12-4-2 2所示所示12.4.1.2 多位加法器多位加法器 完成两个并行完成两个并行4 4位二进制数相加求和及其进位的逻辑位二进制数相加求和及其进位的逻辑电路称为电路称为4 4位加法器，按结构可分为串行进位和超前进位位加法器，按结构可分为串行进位和超前进位两种。两种。1.串行进位加法器串行进位加法器 串行进位串行进位4 4位加法器是由位加法器是由4 4个全加器通过进位信号串个全加器通过进位信号串接而成的，电路如图接而成的，电路如图12-4-312-4-3所示所示串行进位加法器结构简单，但运算速度慢。应用在对运串行进位加法器结构简单，但运算速度慢。应用在对运算速度要求不高的场合。算速度要求不

15、高的场合。T692T692就是这种串行进位加法器。就是这种串行进位加法器。超前进位超前进位4位加法器是各位同时产生进位信号，同位加法器是各位同时产生进位信号，同时进行相加运算，这样提高运算速度时进行相加运算，这样提高运算速度2.2.超前进位加法器超前进位加法器 为了提高速度，若使进位信号不逐级传递，而是运为了提高速度，若使进位信号不逐级传递，而是运算开始时，即可得到各位的进位信号，采用这个原理构算开始时，即可得到各位的进位信号，采用这个原理构成的加法器，就是超前进位（成的加法器，就是超前进位（Carry LookCarry Lookaheadahead）加法加法器器 74 74LS283LS2

16、83就是采用这种超前进就是采用这种超前进位的原理构成的位的原理构成的4 4位超前进位加法位超前进位加法器，逻辑图形符号如图器，逻辑图形符号如图12-4-412-4-4所示所示其中：其中：A3A0为一个四位二进制为一个四位二进制数的输入；数的输入；B3B0为另一个二进为另一个二进制数的输入；制数的输入；CI为最低位的进位；为最低位的进位；CO是最高位的进位；是最高位的进位；S3S0为各为各位相加后的和。位相加后的和。超前进位加法器提高了运算速度，但同时增加了电超前进位加法器提高了运算速度，但同时增加了电超前进位加法器提高了运算速度，但同时增加了电超前进位加法器提高了运算速度，但同时增加了电路的复

17、杂性，而且位数越多，电路就越复杂。路的复杂性，而且位数越多，电路就越复杂。路的复杂性，而且位数越多，电路就越复杂。路的复杂性，而且位数越多，电路就越复杂。图图12-4-4是用两片是用两片4位超前进位全加器构成的位超前进位全加器构成的8位并串行进位并串行进位全加器的电路。位全加器的电路。图图12-4-4中，低位的进位信号接地，每片为超前进位的全中，低位的进位信号接地，每片为超前进位的全加器，而两片之间是串行进位，即低位片的高位进位信加器，而两片之间是串行进位，即低位片的高位进位信号，接到高位片的低位进位端。号，接到高位片的低位进位端。例例12-4-1 12-4-1 试用试用2 2片全加器和异或门

18、构成带符号位的求补电片全加器和异或门构成带符号位的求补电路路解：实解：实现的电现的电路如图路如图12-4-5所示所示 当当D70，输入为正数，由输入为正数，由A 0=A，且且Ci0,则为原则为原码输出；码输出；当当D71，输入为负数，由输入为负数，由A 1=A，且且Ci1则为补码则为补码输出；输出；12.4.2 12.4.2 12.4.2 12.4.2 编码器编码器编码器编码器 用文字、符号或数码表示特定信息的过程称为编码，用文字、符号或数码表示特定信息的过程称为编码，实现编码功能的电路称为编码器。它的输入信号是一组实现编码功能的电路称为编码器。它的输入信号是一组反映不同信息的变量，输出是一组

19、代码反映不同信息的变量，输出是一组代码 根据有无优先权可分为普通编码器和优先编码器，根据有无优先权可分为普通编码器和优先编码器，根据编码的进制可分为二进制编码和二十进制编码器根据编码的进制可分为二进制编码和二十进制编码器 由由于于n位位二二进进制制代代码码有有2n个个取取值值组组合合，可可以以表表示示2n种种信信息，所以息，所以n位代码的二进制编码器一般有位代码的二进制编码器一般有2n个输入端。个输入端。1.1.普通编码器普通编码器 普通编码设计方法和组合逻辑电路的设计过程一样，普通编码设计方法和组合逻辑电路的设计过程一样，以以2位二进制编码器为例位二进制编码器为例 2位二进制编码器位二进制编

20、码器有四个输入端，二个输出端有四个输入端，二个输出端，均均为低电平有效，故称为为低电平有效，故称为4 4线线2 2线编码器线编码器其真值表如表其真值表如表12-4-312-4-3所示所示 当某一输入端为低电平当某一输入端为低电平时，输出与该输入对应时，输出与该输入对应的代码。但该电路要求的代码。但该电路要求任何时刻只允许一个输任何时刻只允许一个输入端有效（低电平），入端有效（低电平），其余输入端无效（高电其余输入端无效（高电平）。否则电路不能正平）。否则电路不能正常工作，输出错误编码常工作，输出错误编码 利用卡诺图进行化简，如表利用卡诺图进行化简，如表12-4-412-4-4和和12-4-51

21、2-4-5所示所示 则：则：实现的逻辑电路如图实现的逻辑电路如图12-4-712-4-7所示所示2.2.优先编码器优先编码器 普通编码器每次只能输入一个信号。而优先编码器普通编码器每次只能输入一个信号。而优先编码器可以同时输入几个信号，在设计时已经将各输入信号的可以同时输入几个信号，在设计时已经将各输入信号的优先顺序排好。当几个信号同时输入时，优先权最高的优先顺序排好。当几个信号同时输入时，优先权最高的信号优先编码，它不必对输入信号提出严格要求，而且信号优先编码，它不必对输入信号提出严格要求，而且使用可靠、方便，所以应用最为广泛使用可靠、方便，所以应用最为广泛 。国产的优先编码器有国产的优先编

22、码器有8线线-3线优先编码器线优先编码器74LS148(TTL型）、型）、CC4532(CMOS型）；二十进制优先编码器型）；二十进制优先编码器10线线-4线优先编码器线优先编码器74LS147、CC40147等。等。下面介绍下面介绍8线线3线优先编码器线优先编码器74LS148的功能及扩展的功能及扩展 8 8线线3 3线优先编码器线优先编码器7474LS148LS148逻辑符号如图逻辑符号如图12-4-812-4-8所示所示其中：其中：注：输出端的小圆圈是表注：输出端的小圆圈是表示输出以反码的形式输出。示输出以反码的形式输出。其功能表如表其功能表如表12-4-612-4-6所示所示说明：说明

23、：解：解：a.a.要求要求1616个输入端，每个个输入端，每个7474LS148LS148有有8 8个输入端，两个输入端，两片正好片正好1616个输入端个输入端,满足输入端的要求；满足输入端的要求；b.b.根据优先权的要求，若第一片的优先级比第二片高，根据优先权的要求，若第一片的优先级比第二片高，则第一片的输入为则第一片的输入为 ，第二片的输入为，第二片的输入为当第一片工作时第二片不能工作，即要使第二片的片选当第一片工作时第二片不能工作，即要使第二片的片选输入端输入端c.c.由于由于7474LS148LS148输出端只有输出端只有3 3个，要想根据要求输出为个，要想根据要求输出为4 4线，必须

24、借用第一片的扩展端线，必须借用第一片的扩展端 ，当第一片工作时，当第一片工作时，。当第一片无输入时，当第一片无输入时，故，故 可作输出四位二进制可作输出四位二进制数码的最高位。数码的最高位。d.d.由于由于7474LS148LS148不工作或没输入信号时，输出端的状态不工作或没输入信号时，输出端的状态为为111,111,故输出四位二进制代码的低三位可由两片输出故输出四位二进制代码的低三位可由两片输出端与门构成。端与门构成。则实现的逻辑电路接线图如图则实现的逻辑电路接线图如图12-4-912-4-9所示所示12.4.3 12.4.3 12.4.3 12.4.3 译码器译码器译码器译码器 译译码码

25、是是编编码码的的反反过过程程，是是将将给给定定的的二二进进制制代代码码译译成成编编码码时时赋赋予予的的原原意意，完完成成这这种种功功能能的的电电路路称称为为译译码码器器。按按功功能能译译码码器器可可分分为为二二进进制制译译码码器器、二二十十进进制制译译码码器器和和显示译码器。显示译码器。12.4.3.1 二进制译码器二进制译码器 将将二二进进制制代代码码翻翻译译成成对对应应的的输输出出信信号号的的电电路路称称为为二二进进制制译译码码器器。为为保保证证输输入入代代码码和和译译码码输输出出端端的的对对应应关关系系，若若输输入入是是n位位二二进进制制代代码码，必必有有2 2n根根输输出出线线。所所以

26、以两两位位二二进进制制译译码码器器有有四四根根输输出出线线，又又称称2 2线线4 4线线译译码码器器；三三位二进制译码器有八根输出线，又称为位二进制译码器有八根输出线，又称为3 3线线8 8线译码器。线译码器。1.1.2 2线线4 4线译码器线译码器7474LS139LS13974LS139为双为双2 2线线-4-4线译码器，其逻辑框图如图线译码器，其逻辑框图如图12-4-1012-4-10所示，功能表如表所示，功能表如表12-4-712-4-7所示所示故称为最小项译码器故称为最小项译码器当当1S1时，译码器禁止工作；时，译码器禁止工作；当当1S0,译码器译码，其输出译码器译码，其输出为为2.

27、32.3线线8 8线译码器线译码器7474LS138LS1387474LS138LS138逻辑图形符号如图逻辑图形符号如图12-4-1112-4-11所示。所示。其中其中A2A0:3位二进制代码的输入端位二进制代码的输入端 其逻辑功能表如表其逻辑功能表如表12-4-8所示所示 由上面的式子可知，输出端的逻辑式也是以输入的由上面的式子可知，输出端的逻辑式也是以输入的三个变量最小项取反的形式，故这种译码器也是最小项三个变量最小项取反的形式，故这种译码器也是最小项译码器。译码器。也可以写成也可以写成 3.译码器的应用译码器的应用(1)作为数据分配器作为数据分配器(2)(2)芯片功能的扩展芯片功能的扩

28、展由两片由两片74LS138可以构成可以构成4线线16线译码器，其逻辑电路线译码器，其逻辑电路如图如图12-4-12所示所示(3)(3)作为函数发生器作为函数发生器 由由于于二二进进制制译译码码器器的的输输出出端端可可以以得得到到代代码码输输入入的的最最小小项项，如如果果将将函函数数的的变变量量从从代代码码输输入入端端加加入入，输输出出就就可可得得到到变变量量的的最最小小项项。依依此此可可用用译译码码器器构构成成逻逻辑辑函函数数，但但但但要要要要求求求求逻逻逻逻辑辑辑辑变变变变量量量量的的的的个个个个数数数数与与与与代代代代码码码码输输输输入入入入端端端端个个个个数数数数相相相相同同同同，用用

29、译译码码器器实实现现函函数时，要将函数式化为最小项表达式。数时，要将函数式化为最小项表达式。例例12-4-4 12-4-4 试利用试利用3 3线线8 8线译码器线译码器7474LS138LS138及与非门实现及与非门实现1 1位二进制数的减法，即全减器。设位二进制数的减法，即全减器。设A为被减数，为被减数，B为减数，为减数，CI为低位的借位，为低位的借位，D为差，为差，CO为向高位的借位。为向高位的借位。解：解：a.a.由题意得出输出、输入真值表如表由题意得出输出、输入真值表如表12-4-912-4-9所示所示b.b.将输出端逻辑式写成最小项之将输出端逻辑式写成最小项之和的形式，并利用反演定律

30、化成与和的形式，并利用反演定律化成与非与非式。非与非式。c.c.由由7474LS138LS138的输出可知的输出可知故：故：d.d.其实现的电路图其实现的电路图如图如图12-4-1312-4-13所示所示解：各输出端的逻辑式为解：各输出端的逻辑式为例例12-4-512-4-5由由3 3线线8 8线译码器线译码器7474LS138LS138所组成的电路如图所组成的电路如图12-4-1412-4-14所示，试分析该电路的逻辑功能。所示，试分析该电路的逻辑功能。由真值表可以看出由真值表可以看出XX2X1X0作作为输入为输入3 3位二进制数位二进制数，ZZ2Z1Z0作为输出的作为输出的3 3位二进制数

31、位二进制数，当当X5时时，Z0;当当2X5时时，ZX2.输出输入的真值表如表输出输入的真值表如表12-4-10所示所示例例12-4-6 设计一组合逻辑电路实现下列函数：设计一组合逻辑电路实现下列函数：解：将函数化成最小项之和的形式解：将函数化成最小项之和的形式其实现的电路如图其实现的电路如图12-4-15所示所示优点：实现多输出优点：实现多输出函数所用芯片少函数所用芯片少可写成可写成12.4.3.2 12.4.3.2 显示译码器显示译码器 在在数数字字系系统统的的某某些些终终端端，往往往往需需要要直直观观地地观观察察十十进进制制数数字字，能能将将机机器器中中运运行行的的二二十十进进制制BCD码

32、码直直接接译译成成十十进进制制数数，并并显显示示出出来来的的译译码码器器叫叫显显示示译译码码器器。它它往往往往与与显显示示器器配配合合使使用用，或或者者直直接接驱驱动动显显示示器器。最最常常用用的的显显示示译码器是能够驱动七段数码管的译码器是能够驱动七段数码管的BCD七段字形译码器。七段字形译码器。1.1.七段字形数码显示器七段字形数码显示器 七七段段字字形形数数码码显显示示器器又又称称七七段段数数码码管管。根根据据发发光光材材料料的的不不同同，可可分分为为荧荧光光、液液晶晶、和和发发光光二二极极管管等等多多种种七七段段数数码码管管。在在此此仅仅介介绍绍发发光光二二极极管管七七段段显显示示器器

33、-半半导导体体数数码码管管(LED)。半导体数码管是用七段字符显示半导体数码管是用七段字符显示0 09 9个十进制数码，个十进制数码，它的七段字符是由它的七段字符是由7 7个发光二极管（个发光二极管（LEDLED）组成。组成。7 7个发光个发光二极管的阳极可以连在一起，称为共阳极；也可以将发二极管的阳极可以连在一起，称为共阳极；也可以将发光二极管的阴极连在一起，称为共阴极。共阳极的半导光二极管的阴极连在一起，称为共阴极。共阳极的半导体数码管是低电平点亮某一段；共阴极的半导体数码管体数码管是低电平点亮某一段；共阴极的半导体数码管是高电平点亮某一段；是高电平点亮某一段；图图12-4-1612-4-

34、16为半导体数为半导体数码管码管BS201ABS201A的外形示意的外形示意图及内部等图及内部等效电路，它效电路，它为共阴极数为共阴极数码管码管(1)(1)半导体数码管每段都是一个发光二极管（半导体数码管每段都是一个发光二极管（LEDLED），），材料不同，材料不同，LEDLED发出光线的波长不同，其发光的颜色也不发出光线的波长不同，其发光的颜色也不一样。一样。注：注：(2)(2)半导体数码管分共阴极和共阳极两类，半导体数码管分共阴极和共阳极两类，BS201ABS201A属于共属于共阴极类型，因为从内部电路上看，其各发光二极管的阴阴极类型，因为从内部电路上看，其各发光二极管的阴极是接在一起的。

35、当外加高电平时，发光二极管亮，故极是接在一起的。当外加高电平时，发光二极管亮，故高电平有效。而共阳极内部电路如图高电平有效。而共阳极内部电路如图12-4-1712-4-17所示，故低所示，故低电平有效。电平有效。2.2.七段字形译码器七段字形译码器 (3)(3)半导体数码管的优点是工作电压低（半导体数码管的优点是工作电压低（1.5V3V），），体积小、寿命长、可靠性高、响应时间短、亮度高等。体积小、寿命长、可靠性高、响应时间短、亮度高等。缺点为工作电流大（缺点为工作电流大（1010mAmA）为了防止二极管因过流而损为了防止二极管因过流而损坏，每个二极管支路接限流电阻。坏，每个二极管支路接限流电

36、阻。七段字形译码器输入是七段字形译码器输入是84218421BCDBCD码，输出是推动七段显码，输出是推动七段显示器的信号，它有七个输出端，故也称为示器的信号，它有七个输出端，故也称为4 4线线7 7线译码线译码器，目前广泛采用集成显示译码器，在此仅介绍器，目前广泛采用集成显示译码器，在此仅介绍74487448的的图形符号及主要控制端功能。图形符号及主要控制端功能。74487448是集成的是集成的BCDBCD七段显示译码器，可以驱动共阴极七段显示译码器，可以驱动共阴极数码管。其逻辑图形符号如图数码管。其逻辑图形符号如图12-4-1812-4-18所示所示其中其中A3A0:四位四位BCD码的输入

37、端码的输入端YaYg：驱动数码管七段字符的驱动数码管七段字符的7 7个输出端，个输出端，图图12-4-1912-4-19为为74487448驱动共阴极半导体数码管驱动共阴极半导体数码管BS201ABS201A的工的工作电路。作电路。其中上拉电阻其中上拉电阻1K是是电源电源VCC通过它给发光通过它给发光二极管提供电流的二极管提供电流的。图图12-4-2012-4-20为有灭零控制的为有灭零控制的6 6位数码显示系统位数码显示系统12.4.4 12.4.4 12.4.4 12.4.4 数据选择器数据选择器数据选择器数据选择器 12.4.4.1 12.4.4.1 功能与电路功能与电路 数据选择器又称

38、多路开关或多路选择器。它的功能数据选择器又称多路开关或多路选择器。它的功能是在选择输入（又称地址输入）信号的作用下，从多个是在选择输入（又称地址输入）信号的作用下，从多个数据输入通道中选择某一通道的数据传输到输出端。如数据输入通道中选择某一通道的数据传输到输出端。如果有果有2 2n 数据输入端，则地址输入端需要数据输入端，则地址输入端需要n 位。数据选择位。数据选择器的种类很多，常用的有器的种类很多，常用的有2 2选选1 1（如（如7474LS157LS157）、）、4 4选选1 1（如（如7474LS153LS153，CC14539CC14539）、）、8 8选选1 1（如（如7474LS1

39、51LS151、152152）、）、1616选选1 1（如（如7474LS150LS150）。）。下面以下面以4 4选选1 1为例说明数据选择器的功为例说明数据选择器的功能。能。数据选择器可以用来完成并行码输入、串行码输出数据选择器可以用来完成并行码输入、串行码输出的转换；也可作为的转换；也可作为n线线1线的转换器；另外利用数据选线的转换器；另外利用数据选择器可以设计各种逻辑电路，是应用很广泛的择器可以设计各种逻辑电路，是应用很广泛的MSIMSI芯片芯片4 4选选1 1数据选择器的框图如图数据选择器的框图如图12-4-12-4-2121所示所示其中：其中：D0D3为数据输入端，也为数据输入端，

40、也称为输入通道；称为输入通道；A1、A0为地址输为地址输入端，也称选择通道；入端，也称选择通道；Y为数据为数据输出端，输出端，S为使能控制端为使能控制端当当S S0 0其输出端的逻辑表达式为其输出端的逻辑表达式为对于对于2n选选1数据选择器，其输出端逻辑式可写为数据选择器，其输出端逻辑式可写为4 4选选1 1数据选择器功能表如表数据选择器功能表如表12-12-4-114-11所示所示7474LS153LS153为双为双4 4选选1 1数据选择器，其数据选择器，其逻辑框图如图逻辑框图如图12-4-2212-4-22所示所示两个两个4选选1共用一对地址线，其功能表与表共用一对地址线，其功能表与表1

41、2-4-11相同相同12.4.4.2 12.4.4.2 应用应用(1)(1)芯片功能的扩展芯片功能的扩展 用用双双4 4选选1 1数据选数据选择器择器7474LS153LS153组组成成8 8选选1 1数据选择数据选择器，电路如图器，电路如图12-4-2312-4-23所示所示2.2.作为函数发生器作为函数发生器 用数据选择器可以实现组合逻辑电路。由数据选择用数据选择器可以实现组合逻辑电路。由数据选择的输出端逻辑式可知：的输出端逻辑式可知：此式基本上与逻辑函数的最小项表达式是一致的，此式基本上与逻辑函数的最小项表达式是一致的，只是多了一个因子，如果令只是多了一个因子，如果令Di=1，则与之对应

42、的最小项则与之对应的最小项将包含在将包含在Y的函数式中，如令的函数式中，如令Di =0=0，则与之对应的最小，则与之对应的最小项不包含在项不包含在Y的函数式中，但包含在的函数式中，但包含在Y的函数式中。所以的函数式中。所以可以借助数据选择器的最小项表达式来实现组合逻辑函可以借助数据选择器的最小项表达式来实现组合逻辑函数数 基本步骤：基本步骤：（1 1）将给定函数化为最小项与或表达式。）将给定函数化为最小项与或表达式。（2 2）根根据据函函数数包包含含的的变变量量数数，确确定定数数据据选选择择器器。一一般般含含有有n个个变变量量的的函函数数，可可选选用用有有（n-1）个个或或n个个地地址址输输入

43、端的数据选择器。入端的数据选择器。（3 3）对对照照比比较较所所求求逻逻辑辑函函数数式式和和数数据据选选择择器器的的输输出出表表达达式式，确确定定数数据据选选择择器器数数据据输输入入端端的的输输入入变变量量的的表表达达式或取值。式或取值。（4 4）按按照照求求出出的的表表达达式式或或取取值值连连接接电电路路，画画出出电电路路连连接图。接图。解：（解：（1)1)用四路数据选择器实现用四路数据选择器实现若选若选B、C作为地址输入线，即作为地址输入线，即A1B，A0C，A或其或其他形式作为各数据的输入端。先将所给的逻辑函数表示他形式作为各数据的输入端。先将所给的逻辑函数表示成最小项之和的形式，即成最

44、小项之和的形式，即对于双对于双4 4选选1 1数据选择器数据选择器7474LS153LS153的一个输出端逻辑函数为的一个输出端逻辑函数为例例12-4-712-4-7分别用分别用4 4选选1 1和和8 8选选1 1数据选择器实现逻辑函数数据选择器实现逻辑函数则由则由4 4选选1 1数据选择器数据选择器7474LS153LS153实现的电路连线如图实现的电路连线如图12-4-2412-4-24所示所示则令：则令：A1=B，A0C，D01，D1D2D3A(2)(2)由由8 8选选1 1数据选择器实现数据选择器实现先将所给逻辑函数写成最先将所给逻辑函数写成最小项之和形式，即小项之和形式，即8 8选选

45、1 1数据选择器的输出逻辑函数为数据选择器的输出逻辑函数为与实现的函数相比较与实现的函数相比较则有则有A2A，A1B，A0=C，D1D2D3=0，D0D4=D5=D6=D7=1则由则由8 8选选1 1数据选择器数据选择器7474LS151LS151实现逻辑函数实现逻辑函数F F的外部接线的外部接线图如图图如图12-4-2512-4-25所示所示解：设解：设A、B为地址输入线，即为地址输入线，即A1=A，A0=B,74LS153输输出端的逻辑式为出端的逻辑式为则所实现的逻辑函数卡诺图如表则所实现的逻辑函数卡诺图如表12-4-12所示所示比较两式得比较两式得例例12-4-8 用用4选选1数据选择器

46、数据选择器74LS153实现四变量逻辑函数实现四变量逻辑函数实现的电路如图实现的电路如图12-4-26所示所示a.用具有用具有n个地址输入端（个地址输入端（2n个输入通道个输入通道)的数据选择的数据选择器实现器实现n变量的逻辑函数，只需按函数中所包含的最小变量的逻辑函数，只需按函数中所包含的最小项，在相应输入通道（数据输入端）接项，在相应输入通道（数据输入端）接“1”或或“0”即可；即可；b.用具有用具有n个地址输入端的数据选择器实现个地址输入端的数据选择器实现(n1）变量变量的逻辑函数时，无需增加附加门，只需要在输入通道上的逻辑函数时，无需增加附加门，只需要在输入通道上依据函数要求接入剩余变量依据函数要求接入剩余变量X的原变量、反变量、的原变量、反变量、0或或1;c.用具有用具有n个地址输入端的数据选择器实现个地址输入端的数据选择器实现m（m n+1）个变量的逻辑函数，一般需要增加小规模的门电个变量的逻辑函数，一般需要增加小规模的门电路配合使用。路配合使用。总结：总结：总结：总结：作作 业业12-4 12-6 12-7 12-8 12-13 12-15 12-16 12-17 12-18