第6章 时序逻辑电路1.ppt

《第6章 时序逻辑电路1.ppt》由会员分享，可在线阅读，更多相关《第6章 时序逻辑电路1.ppt（96页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第六章第六章 时序逻辑电路时序逻辑电路6.1概述概述n n组合电路：输出只取决于当时的输入组合电路：输出只取决于当时的输入n n时序电路：输出取决于当时的输入和时序电路：输出取决于当时的输入和 电路原来的状态电路原来的状态串行加法器串行加法器全加器全加器触发器触发器0101 0101 1010 6.1概述概述n n时序电路的特点时序电路的特点n n包含组合电路和存储电路两个部分包含组合电路和存储电路两个部分n n存储电路的输出状态反馈到输入端存储电路的输出状态反馈到输入端根据触发器状态变化是否同步分为根据触发器状态变化是否同步分为同步时序电路、异步时序电路同步时序电路、异步时序电路输出方程输出

2、方程y1=f1(x1,x2,xi,q1,q2,ql)y2=f2(x1,x2,xi,q1,q2,ql).yj=fj(x1,x2,xi,q1,q2,ql)输出方程输出方程驱动方程驱动方程z1=g1(x1,x2,xi,q1,q2,ql)z2=g2(x1,x2,xi,q1,q2,ql).zk=gk(x1,x2,xi,q1,q2,ql)驱动方程驱动方程状态方程状态方程Q1n+1=h1(z1,z2,zk,q1n,q2n,qln)Q2n+1=h2(z1,z2,zk,q1n,q2n,qln).qln+1=hl(z1,z2,zk,q1n,q2n,qln)状态方程状态方程组合逻辑电路分析方法组合逻辑电路分析方法组

3、合逻辑电路图组合逻辑电路图写出逻辑表达式写出逻辑表达式化简化简得出结论（逻辑功能）。得出结论（逻辑功能）。方法步骤方法步骤:6.2 时序逻辑电路的分析方法时序逻辑电路的分析方法n n分析逻辑电路就是找出电路的功能分析逻辑电路就是找出电路的功能n n时序逻辑电路可以由时序逻辑电路可以由驱动、状态、输出驱动、状态、输出方程描述方程描述时序逻辑电路的分析方法时序逻辑电路的分析方法n n1、根据给定的时序逻辑电路，写出存储电路、根据给定的时序逻辑电路，写出存储电路的的驱动方程驱动方程（触发器输入信号的逻辑表达式）。（触发器输入信号的逻辑表达式）。n n2、将驱动方程代入触发器的特性方程，得到、将驱动方

4、程代入触发器的特性方程，得到状态方程状态方程n n3、根据给定的时序逻辑电路，写出、根据给定的时序逻辑电路，写出输出方程输出方程例例6.2.1的时序逻辑电路的时序逻辑电路驱动方程驱动方程例例6.2.1状态方程状态方程例例6.2.1根据电路，写出输出方程根据电路，写出输出方程Y=Q2Q3输出方程输出方程其他表示方法其他表示方法n n方程组可以完整地描述电路，但电路的功能表方程组可以完整地描述电路，但电路的功能表示得不是很明显示得不是很明显n n状态转换表、状态转换图、时序图表示状态转换表、状态转换图、时序图表示n n状态转换表状态转换表n n将电路的输入和初态带入方程组，得到次态和将电路的输入和

5、初态带入方程组，得到次态和输出，继续计算，得到的结果列成真值表的形输出，继续计算，得到的结果列成真值表的形式，得到状态转换表式，得到状态转换表状态转换表状态转换表 例例6.2.2 初态为初态为Q1Q2Q3=000代入状态方程和输出方程代入状态方程和输出方程得到得到Q1Q2Q3=001，Y=0,继续计算，直到回到继续计算，直到回到初态初态Q1Q2Q3=000，最后检查最后检查状态转换表状态转换表是否包含所有状态，将未是否包含所有状态，将未包含的包含的Q1Q2Q3=111状态状态再计算即可再计算即可初态为初态为Q1Q2Q3=000代入状态方程和输出方程代入状态方程和输出方程得到得到Q1Q2Q3=0

6、01，Y=0,继续计算，直到回到继续计算，直到回到初态初态Q1Q2Q3=000，最后检查最后检查状态转换表状态转换表是否包含所有状态，将未是否包含所有状态，将未包含的包含的Q1Q2Q3=111状态状态再计算即可再计算即可Y=Q2Q3输出方程输出方程状态方程状态方程驱动方程驱动方程状态转换表状态转换表7进制计数器进制计数器状态转换表的另一种形式状态转换表的另一种形式7进制计数器进制计数器状态转换图转换转换状态状态转换方向转换方向输入输入/输出输出例例6.2.1更形象更形象更直观更直观例例6.2.3分析电路的逻辑功能，写出方程，画出状态转换图分析电路的逻辑功能，写出方程，画出状态转换图例例6.2.

7、31、写出驱动方程、写出驱动方程例例6.2.32、代入、代入D触发器的特性方程，得到状态方程触发器的特性方程，得到状态方程例例6.2.33、对照电路，写出输出方程、对照电路，写出输出方程例例6.2.34、将输入量和初值代入状态方程和输出方程，、将输入量和初值代入状态方程和输出方程，得到状态值和输出值，列状态转换表得到状态值和输出值，列状态转换表例例6.2.35、由状态转换表得到状态转换图、由状态转换表得到状态转换图A端控制的加端控制的加/减计数器减计数器时序图：时序图：状态随时间变化的波形状态随时间变化的波形便于试验观察便于试验观察例例6.2.3状态机流程图状态机流程图状态转换图按时钟信号顺序

8、展开的一种形式状态框和条件输出框中列出输出为1的变量状态机流程图示例状态机流程图示例S1时，Y1Y2=11A=0时，Y3=1 B=0时，Y4=1 例例6.2.3的状态机流程图的状态机流程图6.3.1寄存器寄存器寄存器用于存储一组二值代码，寄存器用于存储一组二值代码，由多个触发器构成由多个触发器构成不同电路结构的触发器构成的寄存器不同电路结构的触发器构成的寄存器具有不同的特点具有不同的特点同为并行输入，并行输出的同为并行输入，并行输出的4位寄存器，但不同电位寄存器，但不同电路结构的触发器构成的寄存器具有不同的特点路结构的触发器构成的寄存器具有不同的特点移位寄存器移位寄存器存储、移位、串并转换、计

9、算等功能存储、移位、串并转换、计算等功能11011101101001001000CLK4321移位寄存器移位寄存器4位双向位双向移位寄存器移位寄存器S1S0=00，保持；，保持；S1S0=01，右移；，右移；S1S0=10，左移；，左移；S1S0=11，并行输入；，并行输入；4位双向位双向移位寄存器移位寄存器4位双向位双向移位寄存器移位寄存器S1S0=00，最右端与门开通，最右端与门开通Q0n输入，输入，Q0*=Q0保持保持 S1S0=01，最左端与门开通，最左端与门开通DIR输入，输入，Q0*=DIR右移右移 S1S0=10，右端第二个与门开通，右端第二个与门开通Q1n输入，输入，Q0*=Q

10、1左移左移 S1S0=11，左端第二个与门开通，左端第二个与门开通D0输入，输入，Q0*=D0并行输入并行输入用两片用两片74LS194A接成接成8位双向移位寄存器位双向移位寄存器例例6.3.1Y=M*8+N*274LS194-4位移位寄存器位移位寄存器74283-4位加法器位加法器 S1S0=11，并行输入并行输入 S1S0=01，右移，右移6.3.2计数器计数器n n计数器可用于脉冲计数，分频，定时以及进行数字运算n n计数器种类繁多n n按计数器种的触发器是否同时翻转可分为同步式和异步式n n按计数过程中数字的增减可分为加法计数和减法计数n n按计数器中数字的编码方式可分为二进制计数器，

11、二十进制计数器n n按计数器的计数容量可分为十进制计数器，六十进制计数器等同步二进制加法计数器同步二进制加法计数器数字数字数字数字二进制码二进制码二进制码二进制码0 0 0000 00001 1000100012 2001000103 3001100114 4010001005 5010101016 6011001107 7011101118 8100010009 910011001控制触发器是否翻转控制触发器是否翻转1，可以控制，可以控制T端端2，可以控制，可以控制CLK端端驱动方程驱动方程状态方程状态方程输出方程输出方程二进制加法计数器状态转换图二进制加法计数器状态转换图6.3.2同步二进

12、制加法计数器作同步二进制加法计数器作分频器分频器用用数字数字数字数字二进制码二进制码二进制码二进制码0 0 0000 00001 1000100012 2001000103 3001100114 4010001005 5010101016 6011001107 7011101118 8100010009 9100110016.3.2带控制端的带控制端的同步二进制加法计数器同步二进制加法计数器带控制端的带控制端的同步二进制加法计数器同步二进制加法计数器用用T 触发器构成的同步十六进制加法计数器触发器构成的同步十六进制加法计数器用用T 触发器接成的同步二进制减法计数器触发器接成的同步二进制减法计数

13、器数字数字数字数字二进制码二进制码二进制码二进制码0 0 0000 00001 1000100012 2001000103 3001100114 4010001005 5010101016 6011001107 7011101118 8100010009 910011001同步十六进制加同步十六进制加/减计数器减计数器单时钟同步十六进制加单时钟同步十六进制加/减计数器减计数器单时钟同步十六进制加单时钟同步十六进制加/减计数器减计数器同步十进制加法计数器电路同步十进制加法计数器电路数字数字数字数字BCDBCD码码码码0 0 0000 00001 1000100012 2001000103 300

14、1100114 4010001005 5010101016 6011001107 7011101118 8100010009 91001100110101 1 0000 0000数字数字数字数字二进制码二进制码二进制码二进制码0 0 0000 00001 1000100012 2001000103 3001100114 4010001005 5010101016 6011001107 7011101118 8100010009 910011001101010101010同步十进制加法计数器电路同步十进制加法计数器电路数字数字数字数字BCDBCD码码码码0 0 0000 00001 100010

15、0012 2001000103 3001100114 4010001005 5010101016 6011001107 7011101118 8100010009 91001100110101 1 0 00 00 00 0同步二进制和十进制加法计数器电路对比同步二进制和十进制加法计数器电路对比同步二进制和十进制加法计数器电路对比同步二进制和十进制加法计数器电路对比驱动方程驱动方程同步十进制加法计数器电路状态转换图同步十进制加法计数器电路状态转换图能够自启动能够自启动同步十进制减法计数器电路同步十进制减法计数器电路数字数字数字数字BCDBCD码码码码0 0 0 000000 01 1000100

16、012 2001000103 3001100114 4010001005 5010101016 6011001107 7011101118 8100010009 91001100100000000使使使使G2G2输出为输出为输出为输出为0 0，使，使，使，使G1G1，G3G3输出为输出为输出为输出为0 0，使，使，使，使Q1Q1，Q2Q2为为为为0 0，输出为，输出为，输出为，输出为10011001同步十进制减法计数器同步十进制减法计数器单时钟同步十进制可逆计数器单时钟同步十进制可逆计数器异步二进制加法计数器异步二进制加法计数器数字数字数字数字二进制码二进制码二进制码二进制码0 0 0000

17、00001 1000100012 2001000103 3001100114 4010001005 5010101016 6011001107 7011101118 8100010009 910011001101010101010加法规则加法规则低位到高位依次进位低位到高位依次进位下降沿动作的异步二进制加法计数器下降沿动作的异步二进制加法计数器异步二进制减法计数器异步二进制减法计数器数字数字数字数字二进制码二进制码二进制码二进制码0 0 0000 00001 1000100012 2001000103 3001100114 4010001005 5010101016 6011001107 70

18、11101118 8100010009 910011001101010101010减法规则减法规则下降沿动作的异步二进制减法计数器下降沿动作的异步二进制减法计数器下降沿动作的异步二进制加下降沿动作的异步二进制加/减法计数器减法计数器对于下降沿动作的对于下降沿动作的异步二进制加法计异步二进制加法计数器，数器，Q为输出端，为输出端，减法计数器，减法计数器，Q为为输出端，输出端，异步十进制加法计数器异步十进制加法计数器数字数字数字数字BCDBCD码码码码0 0 0000 00001 1000100012 2001000103 3001100114 4010001005 5010101016 6011

19、001107 7011101118 8100010009 91001100110101 1 0000 0000数字数字数字数字二进制码二进制码二进制码二进制码0 0 0000 00001 1000100012 2001000103 3001100114 4010001005 5010101016 6011001107 7011101118 8100010009 910011001101010101010异步十进制加法计数器异步十进制加法计数器0000-0111-1000-1001-0000J3=Q1Q2，J1=Q3二五十进制异步计数器二五十进制异步计数器二五十进制异步计数器二五十进制异步计数器

20、CLK0，Q0-二进制，二进制，CLK1，Q3-五进制，五进制，CLK1接接Q0-十十进制进制置置0输入端输入端置置9输入端输入端异步计数器的特点异步计数器的特点n n结构简单结构简单n n工作频率低工作频率低n n有竞争有竞争冒险现象冒险现象任意进制计数器任意进制计数器n n实际应用中可能需要不同进制计数器实际应用中可能需要不同进制计数器n n两种情况两种情况n nMM N Nn nM M NN获得任意进制计数器的两种方法获得任意进制计数器的两种方法 M N（a a）置零法置零法置零法置零法跳过跳过跳过跳过N-MN-M个状态个状态个状态个状态对于有异步置零的电路，对于有异步置零的电路，对于有

21、异步置零的电路，对于有异步置零的电路，可以采用置零法可以采用置零法可以采用置零法可以采用置零法获得任意进制计数器的两种方法获得任意进制计数器的两种方法 M N（b b）置数法置数法置数法置数法跳过跳过跳过跳过N-MN-M个状态个状态个状态个状态对于有置数功能的电路，对于有置数功能的电路，对于有置数功能的电路，对于有置数功能的电路，可以采用置数法可以采用置数法可以采用置数法可以采用置数法异步置数、同步置数不同异步置数、同步置数不同异步置数、同步置数不同异步置数、同步置数不同例例6.3.2n n十进制数十进制数74160接成六进制数接成六进制数n n具有异步置零端具有异步置零端n n具有预置数端具

22、有预置数端用置零法将用置零法将74LS160接成六进制计数器接成六进制计数器01100110时时时时 置零置零置零置零置零法六进制计数器的状态转换图置零法六进制计数器的状态转换图置零法六进制计数器的改进置零法六进制计数器的改进置零信号过短，采用触发器进行改进置零信号过短，采用触发器进行改进置零信号过短，采用触发器进行改进置零信号过短，采用触发器进行改进用置数法接成的六进制计数器用置数法接成的六进制计数器（a a）0101 0101 时时时时置入置入置入置入00000000 （b b）0100 0100 时时时时置入置入置入置入10011001 Q Q2 2 作为进位输出作为进位输出作为进位输出

23、作为进位输出 C C作为进位输出作为进位输出作为进位输出作为进位输出用置数法接成的六进制计数器用置数法接成的六进制计数器（a a）0101 0101 时时时时 置入置入置入置入00000000 Q Q2 2 为进位输出为进位输出为进位输出为进位输出 （b b）0100 0100 时时时时 置入置入置入置入10011001 C C 为进位输出为进位输出为进位输出为进位输出同步置数同步置数任意进制计数器任意进制计数器 M Nn nM N时，必须用多片计数器组合时，必须用多片计数器组合n n连接方式：连接方式：n n串行进位，并行进位，整体置数，整体置零串行进位，并行进位，整体置数，整体置零串行进位

24、，并行进位，整体置数，整体置零串行进位，并行进位，整体置数，整体置零n n判断是否判断是否M=N1*N2n n再判断再判断再判断再判断NN1 1，NN2 2是否合适是否合适是否合适是否合适例例6.3.3，两片十进制计数器接成百进制，两片十进制计数器接成百进制 并行进位方式并行进位方式并行进位方式并行进位方式由低位片的进位端控制高位片的使能端，共用时钟由低位片的进位端控制高位片的使能端，共用时钟由低位片的进位端控制高位片的使能端，共用时钟由低位片的进位端控制高位片的使能端，共用时钟 10011001时，时，时，时，C C端为端为端为端为1 1100=10*10例例5.3.3，两片十进制计数器接成

25、百进制，两片十进制计数器接成百进制 串行进位方式串行进位方式串行进位方式串行进位方式 由低位片的进位端控制高位片的时钟由低位片的进位端控制高位片的时钟由低位片的进位端控制高位片的时钟由低位片的进位端控制高位片的时钟 10011001时，时，时，时，C C端为端为端为端为1 1两片十进制计数器接成六十进制两片十进制计数器接成六十进制n n60=6*10两片两片10进制计数器接成进制计数器接成29进制进制例例6.3.4整体置零方式整体置零方式0010 1001，G1=00010 1000，G2=0例例6.3.4整体置数方式整体置数方式0010 1000，G=0环形计数器电路环形计数器电路n n10

26、00-0100-0010-0001环形计数器电路的状态转换图环形计数器电路的状态转换图能自启动的环形计数器电路能自启动的环形计数器电路能自启动的环形计数器电路能自启动的环形计数器电路环形计数器电路的特点环形计数器电路的特点n n结构简单结构简单n n每个状态只含一个每个状态只含一个1n n没有充分利用电路的状态没有充分利用电路的状态移位寄存器型计数器的一般结构形式移位寄存器型计数器的一般结构形式n n反馈电路不同可构成不同计数器反馈电路不同可构成不同计数器扭环型计数器电路扭环型计数器电路n nD0=Q3扭环型计数器的状态转换图扭环型计数器的状态转换图能自启动的扭环形计数器能自启动的扭环形计数器n nD0=Q1Q2+Q3能自启动的扭环形计数器的状态转换图能自启动的扭环形计数器的状态转换图n nD0=Q1Q2+Q3自启动的扭环形计数器的特点自启动的扭环形计数器的特点n n状态由状态由n位提高到位提高到2n位位n n每次状态转换时，只有一位触发器改变状每次状态转换时，只有一位触发器改变状态，译码时不会产生竞争态，译码时不会产生竞争冒险现象冒险现象n n状态利用率仍有待提高状态利用率仍有待提高n n移位寄存器最高利用状态可达移位寄存器最高利用状态可达2n-1位位