第六章时序逻辑电路.ppt

《第六章时序逻辑电路.ppt》由会员分享，可在线阅读，更多相关《第六章时序逻辑电路.ppt（83页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、6.1 6.1 6.1 6.1 时序逻辑电路的基本概念时序逻辑电路的基本概念时序逻辑电路的基本概念时序逻辑电路的基本概念6.2 6.2 6.2 6.2 同步时序逻辑电路的分析同步时序逻辑电路的分析同步时序逻辑电路的分析同步时序逻辑电路的分析6.3 6.3 6.3 6.3 同步时序逻辑电路的设计同步时序逻辑电路的设计同步时序逻辑电路的设计同步时序逻辑电路的设计6.4 6.4 6.4 6.4 异步时序逻辑电路的分析异步时序逻辑电路的分析异步时序逻辑电路的分析异步时序逻辑电路的分析6.5 6.5 6.5 6.5 若干典型的时序逻辑集成电路若干典型的时序逻辑集成电路若干典型的时序逻辑集成电路若干典型的

2、时序逻辑集成电路6.6 6.6 6.6 6.6 用用用用VerilogVerilogVerilogVerilog描述时序逻辑电路描述时序逻辑电路描述时序逻辑电路描述时序逻辑电路*6.7 6.7 6.7 6.7 时序逻辑可编程逻辑器件时序逻辑可编程逻辑器件时序逻辑可编程逻辑器件时序逻辑可编程逻辑器件数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧教学基本要求教学基本要求1.熟练掌握时序逻辑电路的描述方式及其相互转换。熟练掌握时序逻辑电路的描述方式及其相互转换。2.熟练掌握时序逻辑电路的分析方法熟练掌握时序逻辑电路的分析方法3.熟练掌握时序逻辑电路

3、的设计方法熟练掌握时序逻辑电路的设计方法4.熟练掌握典型时序逻辑电路计数器、寄存器、移位寄熟练掌握典型时序逻辑电路计数器、寄存器、移位寄存器的逻辑功能及其应用。存器的逻辑功能及其应用。5.正确理解时序可编程器件的原理及其应用正确理解时序可编程器件的原理及其应用6.学会用学会用Virelog HDL设计时序电路及时序可编程逻辑器设计时序电路及时序可编程逻辑器件的方法。件的方法。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧6.16.1时序逻辑电路的基本概念时序逻辑电路的基本概念6.1.1 6.1.1 时序逻辑电路的模型与分类时序逻辑电路的模型与

4、分类1.1.时序电路的一般化模型时序电路的一般化模型*电路由组合电路和存储电路组成。电路由组合电路和存储电路组成。*电路存在反馈。电路存在反馈。结结构构特特征征输入信号输入信号I=(I1,I2,Ii)输出信号输出信号I=(O1,O2,Oj)激励信号激励信号E=(E1,E2,Ek)状态信号状态信号S=(S 1,S 2,Sm)数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧输出方程输出方程:Of1(I，S)，输出信号与输入信号、状态变量的关系；，输出信号与输入信号、状态变量的关系；激励方程激励方程:Ef2(I，S)，激励信号与输入信号、状态变量的关

5、系；，激励信号与输入信号、状态变量的关系；状态方程状态方程:Sn+1f3(E，Sn)，存储电路从现态到次态的转换关系式，存储电路从现态到次态的转换关系式信号之间的关系：信号之间的关系：时序电路是状态依时序电路是状态依赖的，故又称为赖的，故又称为状状态机态机。时序电路的主要特征：时序电路的主要特征：1.电路由组合电路和存储电路组成。电路由组合电路和存储电路组成。2.电路的状态与时间因素相关，即电路在任一时刻的状态不仅是电路的状态与时间因素相关，即电路在任一时刻的状态不仅是当前输入信号的函数，还是电路以前状态的函数。当前输入信号的函数，还是电路以前状态的函数。数字电子技术基础数字电子技术基础 第六

6、章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧2.2.异步时序电路与同步时序电路异步时序电路与同步时序电路同步时序电路：存储电路里所有触发器有一个统一的时钟源，它同步时序电路：存储电路里所有触发器有一个统一的时钟源，它们的状态在同一时刻更新。们的状态在同一时刻更新。异步时序电路：没有统一的时钟脉冲或没有时钟脉冲，电路的状态异步时序电路：没有统一的时钟脉冲或没有时钟脉冲，电路的状态更新不是同时发生的。更新不是同时发生的。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧6.1.2 6.1.2 时序电路功能的表达方法时序电路功能的表达方

7、法1.1.逻辑方程组：逻辑方程组：输出方程输出方程激励方程组激励方程组状态方程组状态方程组数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧2.2.状态表：状态表：反映时序逻辑电路的输出、次态和电路输入、现态间对反映时序逻辑电路的输出、次态和电路输入、现态间对应取值关系的表格。应取值关系的表格。根据方程组可以列出状态转换真值表。根据方程组可以列出状态转换真值表。输出方程输出方程状态方程组状态方程组状态转换真值表状态转换真值表Q1nQ0nAQ1n+1Q0n+1Y00000000110001000101101010000110111011000111

8、1010数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧状状态态转转换换真真值值表表Q1nQ0nA Q1n+1Q0n+1Y000000001100010001011010100001101110110001111010状状态态表表Q1n Q0nQ1n+1 Q0n+1 /YA=0A=10000/010/00100/101/01000/111/01100/101/0状态图状态图3.3.状态图：状态图：电路转换规律及相应输入、输出取值关系的图形电路转换规律及相应输入、输出取值关系的图形 。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时

9、序逻辑电路 主讲：何玉钧主讲：何玉钧4 4时序图：时序图：直观地描述时序电路地输入信号、时钟信号、输出信号直观地描述时序电路地输入信号、时钟信号、输出信号及电路的状态转换等在时间上的对应关系。及电路的状态转换等在时间上的对应关系。Q1n Q0nQ1n+1 Q0n+1 /YA=0A=10000/010/00100/101/01000/111/01100/101/0 时序逻辑电路的四种描述方式是可以相互转换的时序逻辑电路的四种描述方式是可以相互转换的数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧6.2 6.2 同步时序逻辑电路的分析同步时序逻辑电

10、路的分析 分析过程的主要表现形式分析过程的主要表现形式:时序逻辑电路分析的任务：时序逻辑电路分析的任务：分析时序逻辑电路在输入信号的作用下，其状态和输出信号变分析时序逻辑电路在输入信号的作用下，其状态和输出信号变化的规律，进而确定电路的逻辑功能。化的规律，进而确定电路的逻辑功能。时序电路的逻辑功能是由其状态和输出信号的变化规律呈现时序电路的逻辑功能是由其状态和输出信号的变化规律呈现出来的。所以，分析过程主要是列出电路状态表或画出状态图、出来的。所以，分析过程主要是列出电路状态表或画出状态图、工作波形图。工作波形图。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：

11、何玉钧主讲：何玉钧6.2.1 6.2.1 分析同步时序逻辑电路的一般步骤分析同步时序逻辑电路的一般步骤1.了解电路的组成：电路的输入、输出信号、触发器的类型等。了解电路的组成：电路的输入、输出信号、触发器的类型等。2.根据给定的时序电路图，写出下列各逻辑方程式：根据给定的时序电路图，写出下列各逻辑方程式：u输出方程；输出方程；u触发器的激励方程；触发器的激励方程；u状态方程状态方程:将每个触发器的激励（驱动）方程代入其特性将每个触发器的激励（驱动）方程代入其特性方程得状态方程。方程得状态方程。3.根据状态方程和输出方程列出状态转换表或画出状态图和波形图；根据状态方程和输出方程列出状态转换表或画

12、出状态图和波形图；4.确定电路的逻辑功能。确定电路的逻辑功能。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧6.2.2 6.2.2 同步时序逻辑电路分析举例同步时序逻辑电路分析举例例例:试分析如图所示时序电路的逻辑功能。试分析如图所示时序电路的逻辑功能。解：解：(1)了解电路组成。了解电路组成。电路是由两个电路是由两个T 触发器组成的同步时序电路。触发器组成的同步时序电路。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧(2)根据电路列出三个方程组。根据电路列出三个方程组。输出方程输出方程:激

13、励方程组激励方程组:将激励方程组代入将激励方程组代入T触发器的特性方程得状态方程组：触发器的特性方程得状态方程组：数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧(3)根据状态方程组和输出方程列出状态表根据状态方程组和输出方程列出状态表Q1n Q0nQ1n+1 Q0n+1 /YA=0A=10 00 0/00 1/00 10 1/01 0/01 01 0/01 1/01 11 1/00 0/1(4)画出状态图画出状态图数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧(5)时序图时序图Q1n Q0n

14、Q1n+1 Q0n+1 /YA=0A=10 00 0/00 1/00 10 1/01 0/01 01 0/01 1/01 11 1/00 0/1(6)逻辑功能分析逻辑功能分析观察状态图和时序图可知，电路是一个由信号观察状态图和时序图可知，电路是一个由信号A控制的可控二进制控制的可控二进制计数器。当计数器。当A=0时停止计数，电路状态保持不变；当时停止计数，电路状态保持不变；当A=1时，在时，在CP上升上升沿到来后电路状态值加沿到来后电路状态值加1，一旦计数到，一旦计数到11状态，状态，Y 输出输出1，且电路状态将，且电路状态将在下一个在下一个CP上升沿回到上升沿回到00。输出信号。输出信号Y的

15、下降沿可用于触发进位操作。的下降沿可用于触发进位操作。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧例：分析图示时序电路。例：分析图示时序电路。解解:（1）了解电路组成）了解电路组成。电路是由两个下降沿触发的电路是由两个下降沿触发的JK触发器、一个异或门和一个与门触发器、一个异或门和一个与门组成同步时序电路。组成同步时序电路。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧（2）根据电路写各逻辑方程式：）根据电路写各逻辑方程式：输出方程输出方程:驱动方程：驱动方程：（3）将驱动方程代入相应）将

16、驱动方程代入相应JK触发器的特征方程，各触发器的状态方程：触发器的特征方程，各触发器的状态方程：数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧（3）列状态表）列状态表Q1n Q0nQ1n+1 Q0n+1 /YA=0A=10 00 1/01 1/00 11 0/00 0/01 01 1/00 1/01 10 0/11 0/1（4）画状态图）画状态图数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧（5）时序图）时序图Q1n Q0nQ1n+1 Q0n+1 /YA=0A=10 00 1/01 1/00

17、 11 0/00 0/01 01 1/00 1/01 10 0/11 0/1（6）逻辑功能分析：）逻辑功能分析：电路为一个可控计数器。当电路为一个可控计数器。当X=0时，进行加法计数，在时，进行加法计数，在CP的作的作用下，用下，Q1Q0的数值从的数值从0011递增，每经过递增，每经过4个时钟脉冲后，电路的状个时钟脉冲后，电路的状态循环一次。同时在态循环一次。同时在Z端输出一个进位脉冲，故端输出一个进位脉冲，故Z为进位信号。当为进位信号。当X1时，进行减时，进行减1计数，计数，Z为借位信号。为借位信号。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：

18、何玉钧例：分析图示时序逻辑电路例：分析图示时序逻辑电路 解：电路没有输入信号，且输出直接由各触发器的解：电路没有输入信号，且输出直接由各触发器的Q 端取出。端取出。写各逻辑方程：写各逻辑方程：输出方程：输出方程：驱动方程：驱动方程：数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧 求求D触发器的状态方程：触发器的状态方程：驱动方程：驱动方程：状态方程：状态方程：列状态表列状态表Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1000001001010010100011110100001101010110100111110数字电子技术基础数字电子技

19、术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧（4）状态图状态图Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1000001001010010100011110100001101010110100111110数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧（5）由状态表或状态图画出时序图，设电路的初始状态）由状态表或状态图画出时序图，设电路的初始状态Q2Q1Q0=000。Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1000001001010010100011110100001101010110100111110数字电

20、子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧 逻辑功能分析逻辑功能分析 电路正常工作时，各触发器的电路正常工作时，各触发器的Q端轮流出现一个脉冲信号，其宽端轮流出现一个脉冲信号，其宽度为一个度为一个CP周期（周期（1TCP），循环周期为），循环周期为3TCP，这个动作可以看作是在，这个动作可以看作是在CP脉冲的作用下，电路把宽度为脉冲的作用下，电路把宽度为1TCP的脉冲依次分配个的脉冲依次分配个Q0、Q1、Q2各端，所以电路的功能为各端，所以电路的功能为脉冲分配器脉冲分配器或或节拍脉冲产生器节拍脉冲产生器。另外由状态图知，若电路由于某种原因进入无

21、效状态，在另外由状态图知，若电路由于某种原因进入无效状态，在CP的作的作用下，电路能自动回到有效序列，这种能力称电路具有用下，电路能自动回到有效序列，这种能力称电路具有自启动能力自启动能力。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧6.4 6.4 异步时序逻辑电路的分析异步时序逻辑电路的分析1异步时序逻辑电路的分析方法及步骤异步时序逻辑电路的分析方法及步骤2异步时序逻辑电路的分析举例异步时序逻辑电路的分析举例异步时序电路的分析与同步时序电路的分析类似，不同在于电异步时序电路的分析与同步时序电路的分析类似，不同在于电路中各触发器的时钟不一定

22、受统一时钟的控制，故电路状态转换时路中各触发器的时钟不一定受统一时钟的控制，故电路状态转换时必须具体考虑各触发器的时钟信号作用情况。必须具体考虑各触发器的时钟信号作用情况。例：分析图示电路例：分析图示电路 数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧 写各逻辑方程式：写各逻辑方程式：各触发器的时钟方程：各触发器的时钟方程：FF0：CP0CP，上升沿触发；，上升沿触发；FF1：CP1Q0，仅当，仅当Q0由由01时，时，Q1状态才可能改变，状态才可能改变，否则否则Q1状态保持。状态保持。解：电路中，解：电路中，FF1的时钟未与时钟源的时钟未与时

23、钟源CP相连，属异步时序电路。相连，属异步时序电路。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧 输出方程：输出方程：驱动方程：驱动方程：各驱动器的状态方程：各驱动器的状态方程：（CP由由01时此式有效）时此式有效）（Q0由由01时此式有效）时此式有效）数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧 列状态表列状态表（CP由由01时）时）（Q0由由01时）时）注意各触发器注意各触发器CP端的情况，即是否有上升沿作用。可在状态表端的情况，即是否有上升沿作用。可在状态表中分别列出各触发器中分别

24、列出各触发器CP的状况，无上升沿作用时的状况，无上升沿作用时CP用用0表示。表示。n0n1QQZ=数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧（4）状态图：状态图：数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧（5）时序图：时序图：（6）逻辑功能分析）逻辑功能分析 由状态图可知：该电路一共有由状态图可知：该电路一共有4个状态个状态00、01、10、11，在时，在时钟脉冲作用下，按照减钟脉冲作用下，按照减1规律循环变化，所以是一个规律循环变化，所以是一个4进制减法计数进制减法计数器，器，Z是

25、借位信号。是借位信号。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧6.3 6.3 同步时序逻辑电路的设计同步时序逻辑电路的设计 同步时序逻辑电路的设计是分析的逆过程同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。逻辑问题的要求，设计出能实现给定逻辑功能的电路。6.3.1 6.3.1 设计同步时序逻辑电路的一般步骤设计同步时序逻辑电路的一般步骤同步时序电路的设计过程同步时序电路的设计过程数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主

26、讲：何玉钧（1）根据给定的逻辑功能建立原始状态图和原始状态表）根据给定的逻辑功能建立原始状态图和原始状态表 明确电路的输入条件和相应的输出要求，分别确定输入变量和输出明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量的数目和符号；变量的数目和符号；找出所有可能的状态和状态转换之间的关系。找出所有可能的状态和状态转换之间的关系。根据原始状态图建立原始状态表。根据原始状态图建立原始状态表。（2）状态化简）状态化简-求出最简状态图求出最简状态图；合并等价状态，消去多余状态的过程称为状态化简。合并等价状态，消去多余状态的过程称为状态化简。等价状态等价状态：在相同的输入下有相同的输出，并转换

27、到同一个次态去的两：在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。个状态称为等价状态。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧（3）状态编码（状态分配）：）状态编码（状态分配）：给每个状态赋以二进制代码的过程。给每个状态赋以二进制代码的过程。根据状态数确定触发器的个数，根据状态数确定触发器的个数，2n-1 M 2n（M:状态数；状态数；n：触发器的个数）：触发器的个数）（4）选择触发器的类型，确定数目）选择触发器的类型，确定数目n。（5）根据编码状态表以及所采用的触发器的逻辑功能，导出待设计电）根据编码状态表以

28、及所采用的触发器的逻辑功能，导出待设计电路的输出方程和激励方程。路的输出方程和激励方程。（6）根据输出方程和激励方程画出逻辑图，检查电路能否自启动。）根据输出方程和激励方程画出逻辑图，检查电路能否自启动。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧6.3.2 6.3.2 同步时序逻辑电路设计举例同步时序逻辑电路设计举例例：设计一序列脉冲检测器，要求连续输入例：设计一序列脉冲检测器，要求连续输入110，输出，输出1，否则输出，否则输出0。解：解：（1）根据给定的逻辑功能建立原始状态图或原始状态表。）根据给定的逻辑功能建立原始状态图或原始状态表

29、。S0：输入为：输入为0时电路状态（初始状态）；时电路状态（初始状态）；S1：收到一个：收到一个1时的状态；时的状态；S2：连续收到：连续收到11时的状态；时的状态；S3：连续收到：连续收到110时的状态。时的状态。由题意，该电路有一个输入（由题意，该电路有一个输入（X）、一个输出（、一个输出（Z）。根）。根据分析，电路有四个状态，分别设定如下：据分析，电路有四个状态，分别设定如下：数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧状态转换情况状态转换情况数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：

30、何玉钧（2）状态化简）状态化简 S0和和S3是等价状态：当输入是等价状态：当输入X=0时，输出时，输出Z都为都为0，且次态转向，且次态转向S0；当输入；当输入X=1时，输出时，输出Z都为都为0，且次态转向，且次态转向S1。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧（3）状态编码、编码状态表和编码状态图）状态编码、编码状态表和编码状态图 状态状态S编码编码 S000S101S211现态Q1Q0Q1n+1 Q0n+1 ZX=0X=10000/001/00100/011/01100/111/0数字电子技术基础数字电子技术基础 第六章第六章 时序

31、逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧（4）选择触发器）选择触发器 选用选用JK触发器，个数为触发器，个数为2个。个。（5）确定各触发器的驱动方程及电路的）确定各触发器的驱动方程及电路的输出方程：输出方程：由由JK触发器的功能表列激励表（驱动表）：触发器的功能表列激励表（驱动表）：JKQnQn+1 000101010100100111110110激激 励励 表表Qn Qn+1JK000011101110现态Q1Q0Q1n+1 Q0n+1 ZX=0X=10000/001/00100/011/01100/111/0数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主

32、讲：何玉钧主讲：何玉钧 根据编码状态表和激励表，画各触发器驱动信号及电路输出信号根据编码状态表和激励表，画各触发器驱动信号及电路输出信号的真值表。的真值表。输入输入现态现态次态次态输出输出驱动信号驱动信号XQ1nQ0nQ1n+1Q0n+1ZJ1K1J0K0000000000010000101100111100010011011101011111000激激 励励 表表Qn Qn+1JK000011101110现态现态Q1Q0Q1n+1 Q0n+1 ZX=0X=10000/001/00100/011/01100/111/0数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主

33、讲：何玉钧主讲：何玉钧 利用卡洛图化简各触发器利用卡洛图化简各触发器J、K端和电路输出端端和电路输出端Z的逻辑表达式，得的逻辑表达式，得各触发器的驱动方程及电路的输出方程。各触发器的驱动方程及电路的输出方程。输入输入现态现态次态次态输出输出驱动信号驱动信号XQ1nQ0nQ1n+1Q0n+1ZJ1K1J0K0000000000010000101100111100010011011101011111000数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧6画逻辑电路画逻辑电路检查自启动检查自启动当电路进入无效状态当电路进入无效状态10后，由触发器驱动

34、方程和输出方程知：后，由触发器驱动方程和输出方程知：若若X=0，则次态为，则次态为00；若；若X=1，则次态为，则次态为11。这两种次态均为。这两种次态均为有效状态，电路能自动进入有效序列；有效状态，电路能自动进入有效序列；数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧 但从输出但从输出 上看，若电路在无效状态上看，若电路在无效状态10，当，当X=0时，时，Z=1，这，这是错误的。为了消除这个错误，需对输出方程作适当修改，将输是错误的。为了消除这个错误，需对输出方程作适当修改，将输出信号卡洛图中的无关项不包含在圈内，则输出方程变为出信号卡洛图

35、中的无关项不包含在圈内，则输出方程变为按上述方程修改电路，则电路能自启动。按上述方程修改电路，则电路能自启动。电路无自启动能力的处理方法：电路无自启动能力的处理方法：在驱动信号的卡洛图包围圈内，在驱动信号的卡洛图包围圈内，对无效状态的处理作适当修改，即原来取对无效状态的处理作适当修改，即原来取1画入包围圈的，可试改画入包围圈的，可试改为取为取0而不画入包围圈，或者相反。得到新的驱动方程和逻辑图，而不画入包围圈，或者相反。得到新的驱动方程和逻辑图，在检查其自启动能力，直到能够自启动为止。在检查其自启动能力，直到能够自启动为止。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电

36、路 主讲：何玉钧主讲：何玉钧例：用例：用JK触发器实现触发器实现7进制加法计数器进制加法计数器 解：解：1.列状态转换和激励函数真值表：列状态转换和激励函数真值表：Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1J2K2J1K1J0K0000001001001010011010011001011100111100101001101110011110000110数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧2填卡洛图并化简、求各触发器的驱动方程填卡洛图并化简、求各触发器的驱动方程 Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1J2K2J1K1

37、J0K0000001001001010011010011001011100111100101001101110011110000110数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧3.画逻辑电路画逻辑电路 4检查自启动检查自启动当电路进入无效状态当电路进入无效状态111，由各触发器的驱动方程知道，在一个，由各触发器的驱动方程知道，在一个CP脉冲作用后，电路将进入有效状态脉冲作用后，电路将进入有效状态000，故电路具有自启动能力。，故电路具有自启动能力。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：

38、何玉钧例：用例：用TTL双双D触发器触发器74LS74设计一个环形计数器。要求状态转换的设计一个环形计数器。要求状态转换的顺序如下：顺序如下：解：解：1列状态转换和激励函数真值表：列状态转换和激励函数真值表：Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1D2D1D0000001001001011011011111111111110110110100100100000000数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧2填卡洛图并化简、求各触发器的驱动方程填卡洛图并化简、求各触发器的驱动方程 Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1D

39、2D1D0000001001001011011011111111111110110110100100100000000数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧3.画逻辑电路画逻辑电路 4检查自启动：由状态转换图得，电路不能自启动检查自启动：由状态转换图得，电路不能自启动 练习题：练习题：(1)用用D触发器设计一个同步触发器设计一个同步6进制计数器；进制计数器；(2)用用JK触发器设计一个同步可逆四进制计数器；触发器设计一个同步可逆四进制计数器；(3)用用JK触发器设计一个带使能端触发器设计一个带使能端E的同步计数器。当的同步计数器。当E

40、=0：5进进制计数；当制计数；当E=1：7进制计数器。进制计数器。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧6.5 6.5 若干典型的时序逻辑集成电路若干典型的时序逻辑集成电路6.5.1 6.5.1 寄存器和移位寄存器寄存器和移位寄存器1.1.寄存器寄存器寄存器：是数字系统中用来存储代码或数据的逻辑部件。它的主寄存器：是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。要组成部分是触发器。一个触发器能存储一个触发器能存储1位二进制代码，存储位二进制代码，存储 n 位二进制代码的寄位二进制代码的寄存器需要用存器需要用 n 个

41、触发器组成。寄存器实际上是若干触发器的集合。个触发器组成。寄存器实际上是若干触发器的集合。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧8位位CMOS寄存器寄存器74HC374数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧74HC/HCT373 八八D锁存器内部电路锁存器内部电路数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧2.2.移位寄存器移位寄存器移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码移位寄存器是既能寄存数码，又能在时钟

42、脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。向高位或向低位移动的逻辑功能部件。移位寄存器的逻辑功能分类移位寄存器的逻辑功能分类 移位寄存器的逻辑功能移位寄存器的逻辑功能按移动方式分按移动方式分单向单向移位寄存器移位寄存器双向双向移位寄存器移位寄存器左左移位寄存器移位寄存器右右移位寄存器移位寄存器数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧（1 1）基本移位寄存器）基本移位寄存器串行数据输入端串行数据输入端并行数据输出端并行数据输出端串行数据输出端串行数据输出端（a a）电路电路数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑

43、电路时序逻辑电路 主讲：何玉钧主讲：何玉钧（b）工作原理）工作原理Q0n+1=DSIQ1n+1=D1=Q0nQ2n+1=D2=Qn1Q3n+1=D3=Qn2CP输入输入Q0Q1Q2Q30D300001D2D30002D1D2D3003D0D1D2D304D0D1D2D3数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧时序图为：设时序图为：设D3D2D1D01101 经过经过4个个CP脉冲作用后，从脉冲作用后，从DSI 端串行输入的数码全部移入寄存端串行输入的数码全部移入寄存器，可以并行输出。经过器，可以并行输出。经过7个脉冲后，输出全部从个脉冲

44、后，输出全部从DO 端串行输端串行输出。出。串入串入并出并出 串出串出数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧（C）典型集成电路）典型集成电路8位移位寄存器位移位寄存器74HC/HCT164数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧（2 2）多功能双向移位寄存器）多功能双向移位寄存器（a）工作原理）工作原理左移：高位移向低位左移：高位移向低位右移：低位移向高位右移：低位移向高位多功能移位寄存器工作模式简图多功能移位寄存器工作模式简图数字电子技术基础数字电子技术基础 第六章第六章 时

45、序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧实现多种功能双向移位寄存器的一种方案（仅以实现多种功能双向移位寄存器的一种方案（仅以FFm为例）为例）S1S0=00：保持；：保持；S1S0=10：高位移向低位（左移）；：高位移向低位（左移）；S1S0=01：低位移向高位（右移）；：低位移向高位（右移）；S1S0=11：并入；：并入；数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧（b）典型集成电路）典型集成电路CMOS 4位双向移位寄存器位双向移位寄存器74HC/HCT194 74194是由四个触发器组成的功能很强的四位移位寄存器。是由四个触发

46、器组成的功能很强的四位移位寄存器。DSL 和和DSR分别是左移和右移串行输入。分别是左移和右移串行输入。D0、D1、D2和和D3是并是并行输入端。行输入端。Q0和和Q3分别是左移和右移时的串行输出端，分别是左移和右移时的串行输出端，Q0、Q1、Q2和和Q3为并行输出端为并行输出端 数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧74HCT194 的功能表的功能表清零：当清零：当CR=0时即刻清零，与时即刻清零，与CP无关，异步清零。无关，异步清零。保持：当保持：当S1S0=00时，不论有无时，不论有无CP到来，状态保持。到来，状态保持。右移：当

47、右移：当S1S0=01时，在时，在CP的作用下，实现右移操作。的作用下，实现右移操作。左移：当左移：当S1S0=10时，在时，在CP的作用下，实现左移操作。的作用下，实现左移操作。置数：当置数：当S1S0=11时，在时，在CP的作用下，实现置数操作。的作用下，实现置数操作。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧（c）移位寄存器构成的移位型计数器移位寄存器构成的移位型计数器 环形计数器环形计数器环形计数器的电路十分简单，环形计数器的电路十分简单，N位移位寄存器可以计位移位寄存器可以计N个数，实个数，实现模现模N计数器，且状态为计数器，且

48、状态为1的输出端的序号即代表收到的计数脉冲的的输出端的序号即代表收到的计数脉冲的个数，通常不需要任何译码电路个数，通常不需要任何译码电路。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧 扭环形计数器扭环形计数器为了增加有效计数状态，扩大计数器的模，将上述接成右移寄存器的为了增加有效计数状态，扩大计数器的模，将上述接成右移寄存器的74194的末级输出的末级输出Q3反相后，接到串行输入端反相后，接到串行输入端DSR，就构成了扭环形计数器。，就构成了扭环形计数器。1清零清零一般来说，一般来说，N位移位寄存器可以组成模位移位寄存器可以组成模2N的扭环

49、形计数器，的扭环形计数器，只需将末级输出反相后，接到串行输入端。只需将末级输出反相后，接到串行输入端。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧6.5.2 6.5.2 计数器计数器（2）计数器的分类计数器的分类 按按脉冲输入脉冲输入方式，分为同步和异步计数器。方式，分为同步和异步计数器。按进位体制，分为二进制、十进制和任意进制计数器。按进位体制，分为二进制、十进制和任意进制计数器。按逻辑功能，分为加法、减法和可逆计数器。按逻辑功能，分为加法、减法和可逆计数器。（1）计数器的逻辑功能计数器的逻辑功能计数器的基本功能是对输入时钟脉冲进行计数。

50、它也可用于计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。（3）计数器的模计数器的模概概 述述计数器的模也就是计数器的容量，一个计数器的模数等于其计数器的模也就是计数器的容量，一个计数器的模数等于其状态数。状态数。数字电子技术基础数字电子技术基础 第六章第六章 时序逻辑电路时序逻辑电路 主讲：何玉钧主讲：何玉钧同步计数器同步计数器异步计数器异步计数器加计数器加计数器减计数器减计数器可逆计数器可逆计数器二进制计数器二进制计数器非二进制计数器非二进制计数器 十进制计数器十进制计数器 任意