北京交通大学数字电子期末复习题9435.pdf

《北京交通大学数字电子期末复习题9435.pdf》由会员分享，可在线阅读，更多相关《北京交通大学数字电子期末复习题9435.pdf（9页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 数字电子期末复习题 一.选择或填空题：1.同模拟信号相比，数字信号的特点是它的 性。一个数字信号只有 种取值，分别表示为 和 。A.连续性，2，0，1 B.数字性，2，0，1 C.对偶性，2，0，1 D.离散性，2，0，1 2.已知有 2 个逻辑变量，它们能组成的最大项的个数为 ，这 2 个逻辑变量的任意 2 个最小项之积恒为 。A.4，1 B.4，0 C.8，0 D.8，1 3.逻辑函数 F=AB+BC+CD 写成最小项之和时，其结果应为 F=m (),写成最大项之积时，其结果应为 F=M ()。A.3，6，7，10，12，13，14，15；0，1，2，4，5，8，9，10 B.3，6，7

2、，11，12，13，14，15；0，1，2，4，5，8，9，10 C.3，6，7，11，14，15；0，1，2，4，5，8，9，10 D.3，6，7，11，12，13，14，15；0，1，2，8，9，10 4.用公式法将下列函数化简为最简与或式，选择正确答案。（1）（2）A.B.C.D.5.用卡诺图化简法，化简下列各式，选择正确答案。（1）F1(A,B,C,D)=m(1,3,4,5,7,10,12,14)ADDCEBDBAF1CBBDABCDBCABDDABCF2ACDECDA,BCDACDECDA,DCBAECDA,BDBA,（2）F2(A,B,C,D)=m(0,2,5,6,7,8,9,10

3、,11,14,15)A.B.C.D.6.电路如图所示，在电路中其它参数不变的条件下，仅 Rb减少时，三极管的饱和程度 ；仅 Rc减少时，饱和程度 ；图中 C 的作用是 。A.减轻，减轻，去耦；B.加深，加深，加速；C.加深，不变，隔直；D.加深，减轻，加速；7.由 TTL 们组成的电路，如图所示。已知它们的输入短路电流 Iis=mA,高电平输 入漏电流 IiH=40 A。当 A=B=1 时，G1的电流称为 电流，数值为 ；当 A=0 时，G1的电流称为 电流，数值为 。A.拉，mA，灌，160 A；B.灌，mA，拉，160 A；C.灌，mA，拉，160 A；D.灌，mA，灌，80A；;2DAC

4、ADCBF;1CBAF;1CBACBAF;2DACADCBF;1CBACBAF;2ABF;1DACDCBDAF;2BCBADBBDAF 8.如图所示电路为 TTL 门电路，要想使AF,请选择正确答案。A.正确，错误，错误，错误，错误；B.正确，错误，正确，错误，错误；C.正确，正确，正确，错误，错误；D.正确，正确，正确，错误，正确；9.在如图所示的电路中，选出与下列逻辑式对应的逻辑图。Y1=(A+B)C Y2=AB+BC Y3=(A+B)+(B+C)Y4=A+BC Y5=A(B+C)+BC A.(b),(c),(a),(e),(d);B.(c),(b),(d),(a),(e);C.(a),(

5、e),(d),(c),(b);D.(c),(b),(a),(e),(d);10.如图为双四选一数据选择器构成的组合逻辑电路，输入变量为 A,B,C,输出逻辑 函数为 F1,F2,其功能为 。A.F1=m(1,2,4,7),F2=m(3,5,6,7),全加器；B.F1=m(1,2,4,7),F2=m(1,3,6,7),全减器；C.F1=m(1,2,4,7),F2=m(4,5,6,7),全加器；D.F1=m(1,2,3,7),F2=m(3,5,6,7),全减器；11.由 CMOS 门构成的电路如图所式，请回答 C=0 和 C=1 时，该电路分别属于组合 电路，还是时序电路 A.C=0 时为组合电路

6、，C=1 时为时序电路；B.C=0 时为时序电路，C=1 时为组合电路；C.C=0 时为组合电路，C=1 时为组合电路；D.C=0 时为时序电路，C=1 时为时序电路；12采用中规模继承加法计数器 74LS161 构成的电路如图所时，选择正确的答案。A.十进制加法计数器；B.十二进制加法计数器；C.八进制加法计数器；D.七进制加法计数器；13有 6 条地址线和 8 条数据线的存储器，有 个存储单元。A.48 B.512 C.1536 14.8 位 D/A 转换器，当输入数字量，在最高位为高电平时，输出电压为 5V,在最低 位为高电平时，则输出电压 。若输入时，则输出电压为 。A.20 mV，V

7、；B.40 mV，V；C.40 mV，；D.80 mV，；15.在下面 3 种类型的 A/D 转换器中，转换速度最高的是 a ；转换速度最低的 是 b ；转换精度最高的是 b ；转换速度与转换经度均较高的是 c 。A.并联比较型 A/D 转换器；B.双积分型 A/D 转换器；C.逐位逼近型 A/D 转换器；二.综合题 1.如图为 CMOS 电路，R=100K,已知个输入波形 A,B,C 如图所示，请画出输出 F 的波 形。C=1 时，F=BA;C=0 时，F=AA0 2.设计一个多功能组合逻辑电路，实现如表所示的逻辑功能，表中 C1,C0位功能选择 输入信号，A,B 为输入变量，F 为输出。功

8、能表（1）列出真值表，写出 F 的表达式(没有具体要求）；（2）用八选一数据选择器和门电路实现。C0 C1 A B F 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 C0 C1 F 0 0 A+B 0 1 AB 1 0 AB 1 1 BA 1 1 1 0 0 1 1 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 0 1 0 1 A2=C1，A0=A,

9、则：D0=1，D2=0，D3=B,D4=B,D5=B,D6=B,D7=B 若用译码器（4-16 译码器）F=)14,12,10,9,7,3,2,1(m 3.时序逻辑电路如图所示，触发器为维持阻塞型 D 触发器，初态均为“0”。（1）画出在 CP 作用下，输出 Q1,Q2和 Z 的波形；（2）分析 Z 与 CP 的关系；4图为 555 定时器和 D 触发器构成的电路，请问：（1）555 定时器构成的是哪种脉冲电路（2）画出 uc,u01,u02的波形；（3）计算 u01，u02的频率；（4）如果在 555 定时器的第 5 脚接入 4V 的电压源，则 u01的频率将变为多少 5.如图所示为一个可变

10、进制计数器，其中 74LS138 为 3 线-8 线译码器，当 S1=1 且，它进行译码操作，即当 A2A1A0从 000 到 111 变化时，71 YY依次被选 中而输出低电平。T1153 位四选一数据选择器。问：当 M,N 为不同输入时，可组 成几种不同进制的计数器分别是几进制简述理由。6.设计一个判断 4 位二进制数 A3A2A1A0状态的组合逻辑电路。A3、A2、A1、A0作为输入逻辑变量，F3、F2、F1、F0作为输出逻辑变量。要求用 ROM 实现 F3、F2、F1、F0，画 出简化图。（1）当能被 5 整除时，输出 F0=1，否则，F0=0。032 SS（2）当 A3A2A1A0小于 3 时，输出 F1=1，否则，F1=0。（3）当 A3A2A1A0为偶数时，输出 F2=1，否则，F2=0。（4）当 A3A2A1A0中有偶数个 1 时，输出 F3=1，否则，F3=0。7.某一 D/A 转换器如图所示。当某位数 Di=1 时，对应的电子开关 Si接参考电压 Uref,当 Di=0 时，Si接地。（1）若 Uref=8V 时，RF=3R,D3D2D2D3=0101 时，求求 u0的值。（2）电路的分辨率为多少（3）当某位数 Di=1，其它位为 0 时，运算放大器的等效输入电阻为多少