(精品)第三章组合逻辑电路.ppt

《(精品)第三章组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《(精品)第三章组合逻辑电路.ppt（70页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、电子技术电子技术数字电路部分数字电路部分第三章第三章 组合逻辑电路组合逻辑电路更多电子资料请登录赛微电子网1第三章第三章 组合逻辑电路组合逻辑电路3.1 概述概述3.2 组合逻辑电路分析基础组合逻辑电路分析基础3.3 组合逻辑电路设计基础组合逻辑电路设计基础3.4 几种常用的组合逻辑组件几种常用的组合逻辑组件3.5 利用中规模组件设计组合利用中规模组件设计组合 电路电路23.1 概述概述逻逻辑辑电电路路组合组合逻辑电路逻辑电路时序时序逻辑电路逻辑电路功能：功能：输出只取决于输出只取决于 当前的输入。当前的输入。组成：组成：门电路，不存在门电路，不存在记忆元件。记忆元件。功能：功能：输出取决于当

2、输出取决于当前的输入和原前的输入和原来的状态。来的状态。组成：组成：组合电路、记组合电路、记忆元件。忆元件。3组合电路的研究内容：组合电路的研究内容：分析：分析：设计：设计：给定给定 逻辑图逻辑图得到得到逻辑功能逻辑功能分析分析 给定给定逻辑功能逻辑功能画出画出 逻辑图逻辑图设计设计43.2 组合逻辑电路分析基础组合逻辑电路分析基础1.由给定的逻辑图逐级写出逻辑关系表达式。由给定的逻辑图逐级写出逻辑关系表达式。分析步骤：分析步骤：2.用逻辑代数或卡诺图对逻辑代数进行化简。用逻辑代数或卡诺图对逻辑代数进行化简。3.列出输入输出状态表并得出结论。列出输入输出状态表并得出结论。电路电路 结构结构输入

3、输出之间输入输出之间的逻辑关系的逻辑关系5例例1：分析下图的逻辑功能。分析下图的逻辑功能。&ABF6真值表真值表特点：特点：输入相同为输入相同为“1”；输入不同为输入不同为“0”。同或门同或门=1ABF7例例2：分析下图的逻辑功能。分析下图的逻辑功能。&ABF8真值表真值表特点：特点：输入相同为输入相同为“0”；输入不同为输入不同为“1”。异或门异或门=1ABF91例例3：分析下图的逻辑功能。分析下图的逻辑功能。01被封锁被封锁1=1BMF&2&3&4A110=010被封锁被封锁1特点：特点：M=1时选通时选通A路信号；路信号；M=0时选通时选通B路信号。路信号。M&2&3&4AB1F选通电路

4、选通电路113.3 组合逻辑电路设计基础组合逻辑电路设计基础任务任务要求要求最简单的最简单的逻辑电路逻辑电路1.指定实际问题的逻辑含义，列出真值表。指定实际问题的逻辑含义，列出真值表。分析步骤：分析步骤：2.用逻辑代数或卡诺图对逻辑代数进行化简。用逻辑代数或卡诺图对逻辑代数进行化简。3.列出输入输出状态表并得出结论。列出输入输出状态表并得出结论。12例：例：设计三人表决电路（设计三人表决电路（A、B、C）。）。每人一个按每人一个按键，如果同意则按下，不同意则不按。结果用键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。指示灯表示，多数同意时指示灯亮，否则不亮。1

5、.首先指明逻辑符号取首先指明逻辑符号取“0”、“1”的含义。的含义。2.根据题意列出真值表根据题意列出真值表。真值表真值表三个按键三个按键A、B、C按下时为按下时为“1”，不按时为，不按时为“0”。输。输出是出是F，多数赞成时是多数赞成时是“1”，否则是，否则是“0”。13真值表真值表3.画出卡诺图，并用卡诺画出卡诺图，并用卡诺图化简：图化简：ABC0001111001ABACBC144.根据逻辑表达式画出逻辑图。根据逻辑表达式画出逻辑图。&1&AB BCF(1)若用与或门实现若用与或门实现15&ABCF(2)若用与非门实现若用与非门实现163.4 几种常用的组合逻辑组件几种常用的组合逻辑组件

6、3.4.1 编码器编码器所谓所谓编码编码就是赋予选定的一系列二进制代码以就是赋予选定的一系列二进制代码以固定的含义。固定的含义。n个二进制代码（个二进制代码（n位二进制数）有位二进制数）有2n种种不同的组合，可以表示不同的组合，可以表示2n个信号。个信号。一、二进制编码器一、二进制编码器二进制编码器的作用：二进制编码器的作用：将一系列信号状态编制成将一系列信号状态编制成二进制代码。二进制代码。17例：例：用与非门组成三位二进制编码器。用与非门组成三位二进制编码器。-八线八线-三线编码器三线编码器设八个输入端为设八个输入端为I1 I8，八种状态，八种状态，与之对应的输出设为与之对应的输出设为F1

7、、F2、F3，共三共三位二进制数。位二进制数。设计编码器的过程与设计一般的组合设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表（即真逻辑电路相同，首先要列出状态表（即真值表），然后写出逻辑表达式并进行化简，值表），然后写出逻辑表达式并进行化简，最后画出逻辑图最后画出逻辑图。18真值表真值表19I1I2I3I4I5I6I7I8&F3F2F18-3 编码器逻辑图编码器逻辑图20二、二二、二-十进制编码器十进制编码器二二-十进制编码器的作用：十进制编码器的作用：将十个状态（对应于将十个状态（对应于十进制的十个代码）编制成十进制的十个代码）编制成BCD码。码。十个输入十个输入需要几位输出

8、？需要几位输出？四位四位输入：输入：I0 I9输出：输出：F4 F1列出状态表如下：列出状态表如下：21逻辑图略逻辑图略状态表状态表223.4.2 译码器译码器译码是编码的逆过程，即将某二进制翻译成电译码是编码的逆过程，即将某二进制翻译成电路的某种状态。路的某种状态。一、二进制译码器一、二进制译码器二进制译码器的作用：二进制译码器的作用：将将n种输入的组合译成种输入的组合译成2n种电路状态。也叫种电路状态。也叫n-2n线译码器。线译码器。译码器的输入译码器的输入 一组二进制代码一组二进制代码译码器的输出译码器的输出一组高低电平信号一组高低电平信号23&A1A02-4线译码器线译码器74LS13

9、9的内部线路的内部线路输入输入控制端控制端输出输出2474LS139的功能表的功能表“”表示低电平有效。表示低电平有效。2574LS139管脚图管脚图一片一片139种含两个种含两个2-4译码器译码器26例：例：利用线译码器分时将采样数据送入计算机。利用线译码器分时将采样数据送入计算机。2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门总总线线272-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门总总线线000全为全为1工作原理工作原理：（以：（以A0A1=00为例）为例）数数据据脱离总线脱离总线28二、显示译码器二、显示译码器二二-十十进

10、制编码进制编码显示译显示译码器码器显示显示器件器件在数字系统中，常常需要将运算结果用人们在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到习惯的十进制显示出来，这就要用到显示译码器显示译码器。显示器件：显示器件：常用的是常用的是七段七段显示器件。显示器件。bcdefga29abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e七段显示器件的工作原理：七段显示器件的工作原理：30显示译码器显示译码器：11474LS49BCBIDAeabcdfgUccGND74LS49的管脚图的管脚图消隐控制端消隐控制端3174L

11、S49的功能表（简表）的功能表（简表）输输 入入输输 出出显显 示示D ABIa g10XXXX0000000消隐消隐8421码码译码译码显示字型显示字型完整的功能表请参考相应的参考书。完整的功能表请参考相应的参考书。3274LS49与七段显示器件的连接与七段显示器件的连接：74LS49是集电是集电极开路，必须极开路，必须接上拉电阻接上拉电阻bfac d egbfac d egBID C B A+5V+5V333.4.3 加法器加法器1 1 0 11 0 0 1+举例：举例：A=1101,B=1001，计算计算A+B。011010011加法运算的基本规则加法运算的基本规则：(1)逢二进一。逢二

12、进一。(2)最低位是两个数最低位的叠加，不需考虑进位。最低位是两个数最低位的叠加，不需考虑进位。(3)其余各位都是三个数相加，包括加数被、加数其余各位都是三个数相加，包括加数被、加数和低位来的进位。和低位来的进位。(4)任何位相加都产生两个结果：本位和、向高位任何位相加都产生两个结果：本位和、向高位的进位。的进位。用半加器实现用半加器实现用全加器实现用全加器实现34一、半加器一、半加器半加运算不考虑从低位来的进位。设：半加运算不考虑从低位来的进位。设：A-加数；加数；B-被加数；被加数；S-本位和；本位和；C-进位。进位。真值表真值表35逻辑图逻辑图半半加加器器ABCS逻辑符号逻辑符号=1&A

13、BSC36二、全加器：二、全加器：an-加数；加数；bn-被加数；被加数；cn-1-低位的进位；低位的进位；sn-本位和；本位和；cn-进位。进位。真值表真值表37半加和：半加和：所以，全加和：所以，全加和：anbncn-1sncn全全加加器器逻辑图逻辑图逻辑符号逻辑符号半半加加器器半半加加器器 1anbncn-1sncnsscc38 全加器全加器SN74LS183的管脚图的管脚图114SN74LS1831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND39例：例：用一片用一片SN74LS183构成两位串行进位全加器。构成两位串行进位全加器。D1bncn-1snc

14、n全加器全加器anbncn-1sncn全加器全加器anA2A1B2B1D2C串行进位串行进位其它组件：其它组件：SN74H83-四位串行进位全加器。四位串行进位全加器。SN74LS283-四位超前进位全加器。四位超前进位全加器。403.4.4 数字比较器数字比较器比较器的分类：比较器的分类：（1）仅比较两个数是否相等。）仅比较两个数是否相等。（2）除比较两个数是否相等外，还要比较两个）除比较两个数是否相等外，还要比较两个数的大小。数的大小。第一类的逻辑功能较简单，下面重点介绍第一类的逻辑功能较简单，下面重点介绍第二类第二类比较器。比较器。41一、一位数值比较器一、一位数值比较器功能表功能表42

15、&1ABABA=BABABAB）i-1（A=B）i-1（AB）i（A=B）i（Ab3 1 0 0a3=b3 a2=b2 a1=b1 a0=b0 0 1 0a3=b3 a2=b2 a1=b1 a0 b0 1 0 0a3=b3 a2=b2 a1 b1 1 0 0a3=b3 a2b2 1 0 0a3 B)(A=B)(AB)47根据比较规则，可得到根据比较规则，可得到四位数码比较器逻辑式：四位数码比较器逻辑式：A=B:AB:A B:48四位集成电路比较器四位集成电路比较器74LS85A3B2A2A1B1A0B0B3B3(AB)LAB A=B ABGNDA0B0B1A1A2B2A3UCC低位进位低位进位

16、向高位位进位向高位位进位(AB)LAB A=B AB）L（ABA=BAB）L（ABA=BAB AC，则，则A最大；若最大；若AB AB）L（ABA=BAB）L（ABA=BABB1B0B3B2（A=B）L11A1A0A3A2B1B0B3B2A1A0A3A2B1B0B3B2A1A0A3A2523.4.5 数据选择器数据选择器从一组数据中选择一路信号进行传输的电路，从一组数据中选择一路信号进行传输的电路，称为称为数据选择器数据选择器。控制信号控制信号输输入入信信号号输输出出信信号号数据选择器类似一个多投开关。选择哪一路信数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。号由相应的一

17、组控制信号控制。A0A1D3D2D1D0W53一位数据选择器：一位数据选择器：从从n个一位数据中选择一个数据。个一位数据中选择一个数据。m位数据选择器：位数据选择器：从从n个个m位数据中选择一个数据。位数据中选择一个数据。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信号控制信号四四二二选选一一选选择择器器n=2,m=454四选一集成数据选择器四选一集成数据选择器74LS153功能表功能表控制端控制端：为为 或或 ，低电平有效。，低电平有效。选择端选择端A1 A0：为两个为两个4选选1数据选择器共用。数据选择器共用。其中其中55例：例：用一片用一片74LS153组成组成8选选1:A2=

18、0:(1)工作；工作；A2=1:(2)工作。工作。D1D7D0D2D3D4D5D6 Y1D01D11D21D32D02D12D22D374LS153(1)(2)BAA2(低位）低位）(高位）高位）A0A1选选择择信信号号（三位）（三位）156八选一集成数据选择器八选一集成数据选择器74LS151功能表功能表 57例：例：用两片用两片74LS151构成十六选一数据选择器构成十六选一数据选择器D0D7A0A1A2D0D7A0A1A2&A0A1A2A3D8D15 D0D7=0D0 D7=1D0 D758D0D7A0A1A2D0D7A0A1A2&A0A2A2A3D8D15 D0D7=1D8 D15=1

19、D8 D15593.5 利用中规模组件设计组合电路利用中规模组件设计组合电路中规模组件都是为了实现专门的逻辑功中规模组件都是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实现一能而设计，但是通过适当的连接，可以实现一般的逻辑功能。般的逻辑功能。用中规模组件设计逻辑电路，可以减少连用中规模组件设计逻辑电路，可以减少连线、提高可靠性。线、提高可靠性。下面介绍用选择器和译码器设计组合逻辑下面介绍用选择器和译码器设计组合逻辑电路的方法。电路的方法。60一、用数据选择器设计逻辑电路一、用数据选择器设计逻辑电路四选一选择器功能表四选一选择器功能表类似三变量函数的表达式！类似三变量函数的表达式！61

20、例：例：利用四选一选择器实现如下逻辑函数。利用四选一选择器实现如下逻辑函数。与四选一选择器输出的逻辑式比较与四选一选择器输出的逻辑式比较可以令：可以令：变换变换62接线图接线图D0D1D2D3A0A1WAGRY“1”74LS153632.用用n位地址输入的数据选择器，可以位地址输入的数据选择器，可以产生任何一种输入变量数不大于产生任何一种输入变量数不大于n+1的组合逻辑函数。的组合逻辑函数。3.设计时可以采用函数式比较法。控制设计时可以采用函数式比较法。控制端作为输入端，数据输入端可以综合端作为输入端，数据输入端可以综合为一个输入端。为一个输入端。用数据选择器设计逻辑电路小结用数据选择器设计逻

21、辑电路小结1.若要产生单输出逻辑函数时若要产生单输出逻辑函数时,可先考可先考虑数据选择器。虑数据选择器。64二、用线译码器设计多输出逻辑电路二、用线译码器设计多输出逻辑电路从功能表可知：从功能表可知：65例：例：用用2-4线译码器产生一组多输出函数。线译码器产生一组多输出函数。参考上页的逻辑式参考上页的逻辑式可知可知66接线图接线图&Z2Z167n-2n 线译码器，包含了线译码器，包含了n变量所有的变量所有的最小项。加上或门或与非门，可以最小项。加上或门或与非门，可以组成任何形式的输入变量小于组成任何形式的输入变量小于n的组的组合逻辑函数。合逻辑函数。用线译码器设计多输出计逻辑电路小结用线译码

22、器设计多输出计逻辑电路小结若要产生若要产生多输出多输出逻辑函数时逻辑函数时,使使用译码器用译码器+门电路门电路较有利。较有利。68设计方法（步骤）总结设计方法（步骤）总结：1.由功能确定输入、输出量，写出逻辑式。由功能确定输入、输出量，写出逻辑式。2.把要用的逻辑组件的逻辑函数式变换成与所求把要用的逻辑组件的逻辑函数式变换成与所求逻辑式相类似的形式：逻辑式相类似的形式：若两者形式上完全相同，则该种组件效果最若两者形式上完全相同，则该种组件效果最好。好。若组件函数式更丰富，则可将多出的输入变若组件函数式更丰富，则可将多出的输入变量和乘积项适当处理，也可以较方便地得到量和乘积项适当处理，也可以较方便地得到所需要的逻辑式。所需要的逻辑式。若组件的函数式仅是所要产生的逻辑若组件的函数式仅是所要产生的逻辑 式的一式的一部分，可以通过扩展方法得到所需逻辑式。部分，可以通过扩展方法得到所需逻辑式。69扩展方法扩展方法用用使能端使能端或或其它输入其它输入端扩展，端扩展，适当加适当加其他门其他门；采用采用多片组件多片组件进行适当连接。进行适当连接。3.接线，画出逻辑图。接线，画出逻辑图。70