无源元件.ppt

《无源元件.ppt》由会员分享，可在线阅读，更多相关《无源元件.ppt（32页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、一般集成电路中使用的无源元件一般集成电路中使用的无源元件:电阻、电容电阻、电容常见的无源元件有常见的无源元件有电阻、电容电阻、电容、电感电感1l集成电阻器集成电阻器l集成电容器集成电容器l互连（内连线）互连（内连线）基区扩散电阻基区扩散电阻基区沟道电阻基区沟道电阻MOS管形成的电阻管形成的电阻双极集成电路中常用的集成电容器双极集成电路中常用的集成电容器MOS集成电路中常用的集成电路中常用的MOS电容器电容器3.4 交叉连线交叉连线多晶硅电阻多晶硅电阻金属膜互连金属膜互连扩散区互连扩散区互连多晶硅连线多晶硅连线2集成电路中的无源元件及其特点:ICIC中常用的无源元件是电阻与电容中常用的无源元件是

2、电阻与电容其主要优点如下其主要优点如下:1.其制作工艺与其制作工艺与NPN管、管、MOS管兼容管兼容2.元件间的匹配及温度跟踪好元件间的匹配及温度跟踪好其主要缺点如下其主要缺点如下:1.精度低，绝对误差大精度低，绝对误差大2.温度系数较大温度系数较大3.可制作范围有限，不能太多，又不能太少可制作范围有限，不能太多，又不能太少4.占用芯片面积大，成本高占用芯片面积大，成本高3集成电阻器集成电阻器 IC中的电阻大多数是利用中的电阻大多数是利用n型或者型或者P型半导体材料的型半导体材料的体电阻体电阻获得获得的。由于硼扩散可作出的。由于硼扩散可作出5050K，相对误差，相对误差20，因而用得较，因而用

3、得较多。在采用沟道结构时则可作出阻值更大、面积更小的电阻。多。在采用沟道结构时则可作出阻值更大、面积更小的电阻。设计的任务：根据电阻的阻值，确定电阻的条宽、条长，并根据设计的任务：根据电阻的阻值，确定电阻的条宽、条长，并根据电阻在版图中的位置决定电阻的走向。电阻在版图中的位置决定电阻的走向。4总体而言，集成电路中电阻有以下几种：总体而言，集成电路中电阻有以下几种：1 1）低阻类电阻，如发射区扩散电阻，埋层电阻；）低阻类电阻，如发射区扩散电阻，埋层电阻；2 2）中等阻值电阻，如基区扩散电阻；）中等阻值电阻，如基区扩散电阻；3 3）高阻类电阻，如基区沟道电阻，外延层电阻；）高阻类电阻，如基区沟道电

4、阻，外延层电阻；4 4）高精度电阻，如离子注入电阻，薄膜电阻；）高精度电阻，如离子注入电阻，薄膜电阻；5wdL6氧化膜氧化膜pnP型扩散层型扩散层（电阻）（电阻）基区扩散电阻基区扩散电阻7氧化膜氧化膜pnnP型扩散层型扩散层（电阻）（电阻）基区扩散电阻基区扩散电阻（Rs=100-200 /)Rs为基区扩散的薄层电阻为基区扩散的薄层电阻L、W为电阻器的长度和宽度为电阻器的长度和宽度1.端头修正端头修正2.拐角修正因子拐角修正因子3.横向扩散修正因子横向扩散修正因子4.薄层电阻值薄层电阻值Rs的修正的修正小阻值电阻可采用胖短图形小阻值电阻可采用胖短图形一般阻值电阻可采用瘦长图形一般阻值电阻可采用瘦

5、长图形对大阻值电阻可采用折叠图形对大阻值电阻可采用折叠图形VCCLw8 应用折迭形是因为应用折迭形是因为L是在是在W确定之确定之后由电阻阻值决定的。当阻值较大时，后由电阻阻值决定的。当阻值较大时，为了适应版图上给定的位置，电阻条往为了适应版图上给定的位置，电阻条往往要拐弯。这要占用较大的芯片面积。往要拐弯。这要占用较大的芯片面积。Weff是有效条宽是有效条宽即设计条宽横向扩散引起的展宽即设计条宽横向扩散引起的展宽 WeffWmXjc m一般取一般取0.55，故故WeffW0.5Xjc k1是端头修正因子，一般取是端头修正因子，一般取0.35-0.65 n是拐角个数，是拐角个数，k2是拐角修正因

6、子（一般取是拐角修正因子（一般取0.5）9 薄层电阻的修正：由于基区扩散后还有多道高温处理工序，所薄层电阻的修正：由于基区扩散后还有多道高温处理工序，所薄层电阻的修正：由于基区扩散后还有多道高温处理工序，所薄层电阻的修正：由于基区扩散后还有多道高温处理工序，所以杂质还会进一步推进，同时表面的硅会进一步氧化，所以做以杂质还会进一步推进，同时表面的硅会进一步氧化，所以做以杂质还会进一步推进，同时表面的硅会进一步氧化，所以做以杂质还会进一步推进，同时表面的硅会进一步氧化，所以做成管子之后，实际的基区薄层电阻值比原来测量的值要高成管子之后，实际的基区薄层电阻值比原来测量的值要高成管子之后，实际的基区薄

7、层电阻值比原来测量的值要高成管子之后，实际的基区薄层电阻值比原来测量的值要高10氧化膜氧化膜pnP型扩散层型扩散层（电阻）（电阻）基区扩散电阻最小条宽的设计基区扩散电阻最小条宽的设计1.设计规则决定最小条宽设计规则决定最小条宽2.工艺水平和精度工艺水平和精度3.流经电阻的最大电流流经电阻的最大电流取取三者中的最大者三者中的最大者11设计规则决定的最小扩散条宽设计规则决定的最小扩散条宽 设计规则主要包括制版、光刻等工艺设计规则主要包括制版、光刻等工艺可实现的最小线条宽度、最小图形间距、可实现的最小线条宽度、最小图形间距、最小可开孔、最小套刻精度。最小可开孔、最小套刻精度。这些值由具体的工艺所决定

8、，主要是这些值由具体的工艺所决定，主要是为了保证一定的成品率。为了保证一定的成品率。12工艺水平和电阻精度所决定的最小电阻条宽工艺水平和电阻精度所决定的最小电阻条宽 这里工艺水平主要是指制版、光刻的随机误这里工艺水平主要是指制版、光刻的随机误差。差。这两者共同决定最小电阻条宽。这两者共同决定最小电阻条宽。电阻精度是指制造的电阻值的相对误差值的电阻精度是指制造的电阻值的相对误差值的大小。大小。为了提高精度，一般要增大条宽，但为了保为了提高精度，一般要增大条宽，但为了保证阻值，在增加条宽的同时必然要增大条长，这证阻值，在增加条宽的同时必然要增大条长，这将导致芯片面积和寄生电容增加，所以对电阻精将导

9、致芯片面积和寄生电容增加，所以对电阻精度要折衷考虑。度要折衷考虑。13流经电阻的最大电流决定的最小条宽流经电阻的最大电流决定的最小条宽主要是由于电阻单位面积的最大功耗有限制。主要是由于电阻单位面积的最大功耗有限制。14氧化膜氧化膜pnn耗尽层耗尽层（反向偏压）（反向偏压）夹层电阻区域夹层电阻区域夹层电阻夹层电阻（RF=2-10K /)n+nN型扩散层型扩散层基区沟道电阻基区沟道电阻基区薄层电阻较大，基区薄层电阻较大，可用小面积作大电阻可用小面积作大电阻温度系数大温度系数大精度低精度低寄生电容大寄生电容大15SiSiO2LeffLW多晶硅电阻多晶硅电阻这种电阻的阻值一般较高，这种电阻的阻值一般较

10、高，精度较低精度较低16 在在MOSMOS电路中常常用电路中常常用MOSMOS管形成的电阻，它管形成的电阻，它所占用的芯片面积比其它电阻要小很多，但是它所占用的芯片面积比其它电阻要小很多，但是它是一个非线性电阻器。是一个非线性电阻器。MOS管形成的电阻管形成的电阻17导电层导电层绝缘层绝缘层18氧化膜氧化膜pN+平板型电容平板型电容双极集成电路中的双极集成电路中的MOS电容器电容器铝电极铝电极N-epi30pF需约0.1mm2特点：特点：1.单位面积电容值较小单位面积电容值较小2.击穿电压击穿电压BV较高（大于较高（大于50V）隔离槽隔离槽NMOSMOS电容的电容值和电容的电容值和电容器两端的

11、电压以及电容器两端的电压以及下电极掺杂浓度有关下电极掺杂浓度有关19n叠式结构电容叠式结构电容槽式结构电容槽式结构电容氧化膜氧化膜电容极板电容极板金属引线金属引线nDRAM中常用的电容中常用的电容大电容结构大电容结构20双层多晶硅双层多晶硅MOS电容器电容器电容的上下两极为掺杂电容的上下两极为掺杂多晶硅，整个电容通过场多晶硅，整个电容通过场氧和衬底隔开，寄生参数氧和衬底隔开，寄生参数很小，电容精度较高很小，电容精度较高21金属膜互连金属膜互连扩散区互连扩散区互连多晶硅连线多晶硅连线22金属膜互联金属膜互联铝连线应注意以下问题：铝连线应注意以下问题：1 1）长引线的电阻）长引线的电阻3 3）硅铝

12、互熔问题）硅铝互熔问题2 2）大电流密度的限制）大电流密度的限制231 1）长引线的电阻）长引线的电阻一般铝线的电阻是很小的，但是铝一般铝线的电阻是很小的，但是铝膜太薄或线太长、太窄时，要考虑膜太薄或线太长、太窄时，要考虑其电阻其电阻一般铝线的厚度一般铝线的厚度1.2um1.2um左右左右在电路性能允许的情况下，一般取在电路性能允许的情况下，一般取较大的线条宽度较大的线条宽度注意以下问题即可：注意以下问题即可：242 2）大电流密度的限制）大电流密度的限制长时间大电流通过铝条，会产生铝的长时间大电流通过铝条，会产生铝的“电迁电迁移移”现象，即铝离子由负极向正极方向移动，现象，即铝离子由负极向正

13、极方向移动，结果是在铝连线的一端产生晶须，一端产生结果是在铝连线的一端产生晶须，一端产生空洞，严重时空洞，严重时 甚至断离甚至断离所以在设计流经大电流的地线和电所以在设计流经大电流的地线和电源线时，要保证铝条足够宽。源线时，要保证铝条足够宽。注意以下问题即可：注意以下问题即可：例如：例如：0.60-0.90mA/m253 3）硅铝互熔问题）硅铝互熔问题在高温下，铝、硅会形成在高温下，铝、硅会形成Al-SiAl-Si共熔体，试验共熔体，试验表明，表明，1um1um的的AlAl膜可以熔去膜可以熔去0.12um0.12um的硅层，其的硅层，其结果是使浅结扩散区变得更薄甚至把结果是使浅结扩散区变得更薄

14、甚至把PNPN结熔结熔穿。穿。所以对浅结、小接触孔、大而厚的铝膜，要所以对浅结、小接触孔、大而厚的铝膜，要注意合金温度或者在铝中预先掺硅注意合金温度或者在铝中预先掺硅26扩散区互连扩散区互连在双极工艺中，基区薄层电阻较大，在双极工艺中，基区薄层电阻较大，100-200100-200欧姆欧姆/方块，一般不用做内部连线；发射区则方块，一般不用做内部连线；发射区则可可在在MOSMOS工艺中，漏源区薄层电阻工艺中，漏源区薄层电阻10-3010-30欧姆欧姆/方块，有时可以采用，但是用扩散层做连线方块，有时可以采用，但是用扩散层做连线会增加会增加PNPN结电容，需要注意结电容，需要注意27多晶硅连线多晶

15、硅连线在在MOSMOS工艺中，多采用多晶硅栅，这层多晶工艺中，多采用多晶硅栅，这层多晶硅可用作传输小电流的连线。硅可用作传输小电流的连线。15-5015-50欧姆欧姆/方方块块28交叉连线交叉连线连线交叉可用以下办法解决：1 1）利用基区扩散电阻、隐埋层电阻上的氧化）利用基区扩散电阻、隐埋层电阻上的氧化层走线层走线2 2）利用双基极或双集电极管子，或加大晶体）利用双基极或双集电极管子，或加大晶体管电极间的距离进行交叉走线管电极间的距离进行交叉走线1 1）利用基区扩散电阻、隐埋层电阻上的氧化）利用基区扩散电阻、隐埋层电阻上的氧化层走线层走线2 2）利用双基极或双集电极管子，或加大晶体）利用双基极

16、或双集电极管子，或加大晶体管电极间的距离进行交叉走线管电极间的距离进行交叉走线1 1）利用基区扩散电阻、隐埋层电阻上的氧化）利用基区扩散电阻、隐埋层电阻上的氧化层走线层走线2 2）利用双基极或双集电极管子，或加大晶体）利用双基极或双集电极管子，或加大晶体管电极间的距离进行交叉走线管电极间的距离进行交叉走线1 1）利用基区扩散电阻、隐埋层电阻上的氧化）利用基区扩散电阻、隐埋层电阻上的氧化层走线层走线2 2）利用双基极或双集电极管子，或加大晶体）利用双基极或双集电极管子，或加大晶体管电极间的距离进行交叉走线管电极间的距离进行交叉走线29 一一一一般般般般材材材材料料料料纯纯纯纯度度度度在在在在99

17、.999.9已已已已认认认认为为为为很很很很高高高高了了了了，有有有有0.10.1的的的的杂杂杂杂质质质质不不不不会会会会影影影影响响响响物物物物质质质质的的的的性性性性质质质质。而而而而半半半半导导导导体体体体材材材材料料料料不不不不同同同同，纯纯纯纯净净净净的硅在室温下：的硅在室温下：的硅在室温下：的硅在室温下：2140021400 cmcm 如如如如果果果果在在在在硅硅硅硅中中中中掺掺掺掺入入入入杂杂杂杂质质质质磷磷磷磷原原原原子子子子，使使使使硅硅硅硅的的的的纯纯纯纯度度度度仍仍仍仍保保保保持持持持为为为为99.999999.9999。则则则则其其其其电电电电阻阻阻阻率率率率变变变变为

18、为为为：0.20.2 cmcm。因因因因此此此此，可可可可利利利利用用用用这这这这一一一一性性性性质质质质通通通通过过过过掺掺掺掺杂杂杂杂质质质质的的的的多多多多少少少少来来来来控控控控制制制制硅硅硅硅的的的的导导导导电电电电能力。能力。能力。能力。半导体的导电能力随所含的微半导体的导电能力随所含的微量杂质而发生显著变化量杂质而发生显著变化30N N型半导体与型半导体与P P型半导体型半导体N N N N型半导体型半导体型半导体型半导体P P P P型半导体型半导体型半导体型半导体施主杂质施主杂质施主杂质施主杂质受主杂质受主杂质受主杂质受主杂质31半导体材料的导电率半导体材料的导电率电子以速度电子以速度VdVd移动移动则有则有:由式由式(1)(1)、式（、式（2 2）可得）可得电子浓度电子浓度电子迁移率电子迁移率要改变半导体材料的电导率改变n0E32