(精品)第4章　组合逻辑电路.ppt

《(精品)第4章　组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《(精品)第4章　组合逻辑电路.ppt（107页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第4 4章章 组合逻辑电路组合逻辑电路4.14.1 概述概述概述概述4.2 4.2 组合逻辑电路的分析与设计方法组合逻辑电路的分析与设计方法组合逻辑电路的分析与设计方法组合逻辑电路的分析与设计方法4.7 4.7 数值比较器数值比较器数值比较器数值比较器4.3 4.3 加法器加法器加法器加法器4.4 4.4 编码器编码器编码器编码器4.5 4.5 译码器和译码器和译码器和译码器和数据分配器数据分配器数据分配器数据分配器4.6 4.6 数据选择器数据选择器数据选择器数据选择器4.1 概述概述组合电路组合电路：输出仅由输入决定，与电路当前状态无关；：输出仅由输入决定，与电路当前状态无关；电路结构中

2、电路结构中无无反馈环路（无记忆）反馈环路（无记忆）4.2 组合逻辑电路的分析组合逻辑电路的分析与设计方法与设计方法4.2.1 4.2.1 组合逻辑电路的分析方法组合逻辑电路的分析方法组合逻辑电路的分析方法组合逻辑电路的分析方法4.2.2 4.2.2 组合逻辑电路的设计方法组合逻辑电路的设计方法组合逻辑电路的设计方法组合逻辑电路的设计方法4.2.1 组合逻辑电路的分析方法组合逻辑电路的分析方法逻辑图逻辑图逻辑表逻辑表达式达式 1 1 最简与或最简与或表达式表达式化简 2 2 从输入到输出逐级写出最简与或最简与或表达式表达式 3 真值表真值表 3 4 电路的逻电路的逻辑功能辑功能当输入当输入A、B

3、、C中有中有2 2个或个或3 3个为个为1 1时，输出时，输出Y为为1 1，否则输出，否则输出Y为为0 0。所以这个电。所以这个电路实际上是一种路实际上是一种3 3人表决用的组人表决用的组合电路：只要有合电路：只要有2票或票或3票同意，票同意，表决就通过。表决就通过。4 逻辑图逻辑图逻辑表逻辑表达式达式例：例：最简与或最简与或表达式表达式真值表真值表用与非门实现用与非门实现电路的输出电路的输出Y只与输入只与输入A、B有关，而与输入有关，而与输入C无关。无关。Y和和A、B的逻辑关系为：的逻辑关系为：A、B中只要一中只要一个为个为0，Y=1；A、B全为全为1时，时，Y=0。所以所以Y和和A、B的逻

4、辑关系的逻辑关系为与非运算的关系。为与非运算的关系。电路的逻辑功能电路的逻辑功能【例4-2】分析图4-3(a)所示电路，指出该电路的逻辑功能。图 4-3 例4-2电路 解：解：写出函数表达式。列真值表。Ai Bi CiCi+1 Si0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 00 10 11 00 11 01 01 1表 4-2 例4-2真值表 分析功能分析功能。一一位位全全加加器器。其其中中，Ai、Bi分分别别为为两两个个一一位位二二进进制制数数相相加加的的被被加加数数、加加数数，Ci为为低低位位向向本本位位的的进进位位，Si为为本本位位和和，Ci+1

5、是本位向高位的进位。是本位向高位的进位。真值表真值表电路功电路功能描述能描述4.2.2 组合逻辑电路的设计方法组合逻辑电路的设计方法例例例例：设计一个楼上、楼下开关的控制逻辑电路设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。用楼下开关关灭电灯。设楼上开关为设楼上开关为A，楼下开关为楼下开关为B，灯泡为灯泡为Y。并并设设A、B闭合时为闭合时为

6、1，断开时为，断开时为0；灯亮时；灯亮时Y为为1，灯灭时，灯灭时Y为为0。根据逻辑要求列出真值表。根据逻辑要求列出真值表。1 穷举法 1 2 逻辑表达式逻辑表达式或卡诺图或卡诺图最简与或最简与或表达式表达式化简 3 2 已为最简与或表达式 4 逻辑变换逻辑变换 5 逻辑电路图逻辑电路图用与非门实现用异或门实现真值表真值表电路功电路功能描述能描述例例例例：用与非门设计一个举重裁判表决电路。设举重用与非门设计一个举重裁判表决电路。设举重比赛有比赛有3个裁判，一个主裁判和两个副裁判。杠铃完个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮全举上的裁决由每一个裁判按一下

7、自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量设主裁判为变量A，副裁判分别为副裁判分别为B和和C；表示表示成功与否的灯为成功与否的灯为Y，根据逻辑要求列出真值表。根据逻辑要求列出真值表。1 穷举法 1 2 2 逻辑表达式逻辑表达式 3 卡诺图卡诺图最简与或最简与或表达式表达式化简 4 5 逻辑变换逻辑变换 6 逻辑电逻辑电路图路图 3 化简 4 111Y=AB+AC 5 6 本节小结本节小结组组合合电电路路的的特特点点：在在任任何何时时刻刻的

8、的输输出出只只取取决决于于当当时时的的输输入入信信号号，而而与与电电路路原原来来所所处处的的状状态态无无关关。实实现现组合电路的基础是逻辑代数和门电路。组合电路的基础是逻辑代数和门电路。组组合合电电路路的的逻逻辑辑功功能能可可用用逻逻辑辑图图、真真值值表表、逻逻辑辑表表达达式式、卡卡诺诺图图和和波波形形图图等等5种种方方法法来来描描述述，它它们们在在本本质上是相通的，可以互相转换。质上是相通的，可以互相转换。组组合合电电路路的的设设计计步步骤骤：逻逻辑辑图图写写出出逻逻辑辑表表达达式式逻辑表达式化简逻辑表达式化简列出真值表列出真值表逻辑功能描述。逻辑功能描述。组组合合电电路路的的设设计计步步骤

9、骤：列列出出真真值值表表写写出出逻逻辑辑表表达达式式或或画画出出卡卡诺诺图图逻逻辑辑表表达达式式化化简简和和变变换换画画出出逻逻辑图。辑图。在在许许多多情情况况下下，如如果果用用中中、大大规规模模集集成成电电路路来来实实现现组合函数，可以取得事半功倍的效果。组合函数，可以取得事半功倍的效果。4.3 加法器加法器4.3.1 4.3.1 半加器和全加器半加器和全加器半加器和全加器半加器和全加器4.3.2 4.3.2 加法器加法器加法器加法器4.3.3 4.3.3 加法器的应用加法器的应用加法器的应用加法器的应用1、半加器、半加器4.3.1 半加器和全加器半加器和全加器能对两个能对两个1位二进制数进

10、行相加而求得和及进位的逻辑位二进制数进行相加而求得和及进位的逻辑电路称为半加器电路称为半加器。加数加数本位本位的和的和向高向高位的位的进位进位2、全加器、全加器 能对两个能对两个1位二进制数进行相加并考虑低位来的进位，即位二进制数进行相加并考虑低位来的进位，即相当于相当于3个个1位二进制数相加，求得和及进位的逻辑电路称为位二进制数相加，求得和及进位的逻辑电路称为 全加器。全加器。Ai、Bi：加数，加数，Ci-1：低位来的低位来的进位，进位，Si：本位的和，本位的和，Ci：向向高位的进位。高位的进位。全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号 用与门和或门实现用与门和或门实现 用与或非门实

11、现用与或非门实现先求Si和Ci。为此，合并值为0的最小项。再取反，得：实现多位二进制数相加的电路称为加法器。实现多位二进制数相加的电路称为加法器。1、串行进位加法器、串行进位加法器4.3.2 加法器加法器构成构成构成构成：把把n位全加器串联起来，低位全加器的进位输出连接位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。到相邻的高位全加器的进位输入。特点特点特点特点：进位信号是由低位向高位逐级传递的，速度不高。进位信号是由低位向高位逐级传递的，速度不高。2、并行进位加法器（超前进位加法器）、并行进位加法器（超前进位加法器）进位生成项进位生成项进位传递条件进位传递条件进位表达

12、式进位表达式和表达式和表达式4位超前进位加位超前进位加法器递推公式法器递推公式超前进位发生器超前进位发生器超前进位发生器超前进位发生器加法器的级连加法器的级连集集成成二二进进制制4位位超超前前进进位位加加法法器器4.3.3 加法器的应用加法器的应用1、8421 BCD码转换为余码转换为余3码码BCD码码+0011=余余3码码2、二进制并行加法、二进制并行加法/减法器减法器C0-10时，时，B 0=B，电路电路执行执行A+B运算；当运算；当C0-11时，时，B 1=B，电路执行电路执行AB=A+B运算。运算。3、二、二-十进制加法器十进制加法器修正条件修正条件本节小结 能能对对两两个个1位位二二

13、进进制制数数进进行行相相加加而而求求得得和和及及进进位位的的逻逻辑电路称为半加器。辑电路称为半加器。能能对对两两个个1位位二二进进制制数数进进行行相相加加并并考考虑虑低低位位来来的的进进位位，即即相相当当于于3 3个个1位位二二进进制制数数的的相相加加，求求得得和和及及进进位位的的逻逻辑辑电电路称为全加器。路称为全加器。实实现现多多位位二二进进制制数数相相加加的的电电路路称称为为加加法法器器。按按照照进进位位方方式式的的不不同同，加加法法器器分分为为串串行行进进位位加加法法器器和和超超前前进进位位加加法法器器两两种种。串串行行进进位位加加法法器器电电路路简简单单、但但速速度度较较慢慢，超超前前

14、进进位加法器速度较快、但电路复杂。位加法器速度较快、但电路复杂。加加法法器器除除用用来来实实现现两两个个二二进进制制数数相相加加外外，还还可可用用来来设设计代码转换电路、二进制减法器和十进制加法器等。计代码转换电路、二进制减法器和十进制加法器等。4.4 编码器编码器4.4.1 4.4.1 二进制编码器二进制编码器二进制编码器二进制编码器4.4.2 4.4.2 二二二二-十进制编码器十进制编码器十进制编码器十进制编码器退出退出退出退出实现编码操作的电路称为编码器。4.4.1 二进制编码器二进制编码器输输入入8个个互互斥斥的的信信号号输输出出3位位二二进进制制代代码码真真值值表表逻逻辑辑表表达达式

15、式逻辑图逻辑图4.4.2 集成集成3位二进制优先编码器位二进制优先编码器ST为使能输入端，低电平有效。YS为使能输出端，通常接至低位芯片的端。YS和ST配合可以实现多级编码器之间的优先级别的控制。YEX为扩展输出端，是控制标志。YEX 0表示是编码输出；YEX 1表示不是编码输出。集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148的真值表的真值表输输入入：逻辑：逻辑0(0(低电平）有效低电平）有效输输出出：逻辑：逻辑0(0(低电平）有效低电平）有效集成集成3 3位二进制优先编码器位二进制优

16、先编码器74LS14874LS148的级联的级联16线线-4线优先编码器线优先编码器4.4.2 4.4.2 二二 十进制编码器十进制编码器1、8421 BCD码编码器码编码器输输入入10个个互互斥斥的的数数码码输输出出4位位二二进进制制代代码码真真值值表表逻辑表达式逻辑表达式逻辑图逻辑图逻辑表达式逻辑表达式4.4.3 3位二进制优先编码器位二进制优先编码器在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。真真值值表表逻辑图逻辑图8线线-3线线优优先先编编码码器器 如果要求输出、输入均为反变量，则只要在图中如果要求输出、输入均

17、为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。的每一个输出端和输入端都加上反相器就可以了。2、8421 BCD码优先编码器码优先编码器真值表真值表逻辑表达式逻辑表达式逻辑图逻辑图3、集成、集成10线线-4线优先编码器线优先编码器本节小结本节小结 用用二二进进制制代代码码表表示示特特定定对对象象的的过过程程称称为为编编码；实现编码操作的电路称为编码器。码；实现编码操作的电路称为编码器。编编码码器器分分二二进进制制编编码码器器和和十十进进制制编编码码器器，各各种种译译码码器器的的工工作作原原理理类类似似，设设计计方方法法也也相相同同。集集成成二二进进制制编编码码器器和和集集成成

18、十十进进制制编编码码器器均采用优先编码方案。均采用优先编码方案。4.5 译码器译码器4.5.1 4.5.1 二进制译码器二进制译码器二进制译码器二进制译码器4.5.2 4.5.2 二二二二-十进制译码器十进制译码器十进制译码器十进制译码器4.5.3 4.5.3 显示译码器显示译码器显示译码器显示译码器4.5.5 4.5.5 数据分配器数据分配器数据分配器数据分配器4.5.4 4.5.4 译码器的应用译码器的应用译码器的应用译码器的应用 把代码状态的特定含义翻译出来的过程称把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。为译码，实现译码操作的电路称为译码器。4.5.1

19、二进制译码器二进制译码器 设二进制译码器的输入端为设二进制译码器的输入端为n个，则输出端为个，则输出端为2n个，且对应于输入代码的每一种状态，个，且对应于输入代码的每一种状态，2n个输出中个输出中只有一个为只有一个为1（或为（或为0），其余全为），其余全为0（或为（或为1）。）。二进制译码器可以译出输入变量的全部状态，二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。故又称为变量译码器。1、3位二进制译码器位二进制译码器真值表真值表输输入入：3位二进制代码位二进制代码输输出出：8个互斥的信号个互斥的信号逻辑表达式逻辑表达式逻辑图逻辑图电路特点电路特点：与门组成的阵列：与门组成的阵列2

20、、集成二进制译码器、集成二进制译码器74LS138A2、A1、A0为二进制译码输入端，为译码输出端（低电平有效），G1、为选通控制端。当G11、时，译码器处于工作状态；当G10或 时，译码器处于禁止状态。真值表真值表输输入入：自然二进制码：自然二进制码输输出出：低电平有效：低电平有效3、74LS138的级联的级联二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。4.5.2 二二-十进制译码器十进制译码器1、84

21、21 BCD码译码器码译码器把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。真值表真值表逻辑表达式逻辑表达式逻辑图逻辑图将与门换成与非门，则输出为将与门换成与非门，则输出为反变量，即为低电平有效反变量，即为低电平有效。、集成、集成8421 BCD码译码器码译码器74LS42 输出为反变量，即为低电平有效，并且采用完全译码方案。4.5.3 显示译码器显示译码器1、数码显示器、数码显示器用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。b=c=f=g=1，a=d=e=0时时c=d=e=f=g=1，a=b=

22、0时时共阴极共阴极2、显示译码器、显示译码器真值表仅适用于共阴极真值表仅适用于共阴极LED真值表真值表a的卡诺图的卡诺图b的卡诺图的卡诺图c的卡诺图的卡诺图d的卡诺图的卡诺图e的卡诺图的卡诺图f的卡诺图的卡诺图g的卡诺图的卡诺图逻辑表达式逻辑表达式逻辑图逻辑图2、集成显示译码器、集成显示译码器74LS48引脚排列图引脚排列图功功能能表表辅助端功能辅助端功能4.5.4 译码器的应用译码器的应用1、用二进制译码器实现逻辑函数、用二进制译码器实现逻辑函数画出用二进制译码器和与非门实现这些函数的接线图。画出用二进制译码器和与非门实现这些函数的接线图。写出函数的标准与或表达式，并变换为与非写出函数的标准

23、与或表达式，并变换为与非-与非形式。与非形式。2、用二进制译码器实现码制变换、用二进制译码器实现码制变换十十进进制制码码8421码码十十进进制制码码余余3码码十十进进制制码码2421码码3、数码显示电路的动态灭零、数码显示电路的动态灭零4.5.5 路数据分配器路数据分配器由地址码决定将输入数据送给哪路输出。真值表真值表逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据逻辑图逻辑图 集成数据分配器及其应用集成数据分配器及其应用集成数据分配器集成数据分配器把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。由由74LS138构成的构成的

24、1路路-8路数据分配器路数据分配器数据输入端数据输入端G1=1G2A=0地址输入端地址输入端本节小结本节小结 状态的特定含义翻译出来的过程称为译码，状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。实际上译码器实现译码操作的电路称为译码器。实际上译码器就是把一种代码转换为另一种代码的电路。就是把一种代码转换为另一种代码的电路。译译码码器器分分二二进进制制译译码码器器、十十进进制制译译码码器器及及字字符符显显示示译译码码器器，各各种种译译码码器器的的工工作作原原理理类类似似，设设计方法也相同。计方法也相同。二二进进制制译译码码器器能能产产生生输输入入变变量量的的全全部部最最小小

25、项项，而而任任一一组组合合逻逻辑辑函函数数总总能能表表示示成成最最小小项项之之和和的的形形式式，所所以以，由由二二进进制制译译码码器器加加上上或或门门即即可可实实现现任任何何组组合合逻逻辑辑函函数数。此此外外，用用4 4线线-16-16线线译译码码器器还还可可实现实现BCDBCD码到十进制码的变换。码到十进制码的变换。本节小结 数据分配器的逻辑功能是将数据分配器的逻辑功能是将1 1个输入数据传送个输入数据传送到多个输出端中的到多个输出端中的1 1个输出端，具体传送到哪一个个输出端，具体传送到哪一个输出端，也是由一组选择控制信号确定。输出端，也是由一组选择控制信号确定。数据分配器就是带选通控制端

26、即使能端的二数据分配器就是带选通控制端即使能端的二进制译码器。只要在使用中，把二进制译码器的进制译码器。只要在使用中，把二进制译码器的选通控制端当作数据输入端，二进制代码输入端选通控制端当作数据输入端，二进制代码输入端当作选择控制端就可以了。当作选择控制端就可以了。数据分配器经常和数据选择器一起构成数据数据分配器经常和数据选择器一起构成数据传送系统。其主要特点是可以用很少几根线实现传送系统。其主要特点是可以用很少几根线实现多路数字信息的分时传送。多路数字信息的分时传送。4.6 数据选择器数据选择器4.6.1 44.6.1 4选选选选1 1数据选择器数据选择器数据选择器数据选择器4.6.2 4.

27、6.2 集成数据选择器集成数据选择器集成数据选择器集成数据选择器4.6.3 4.6.3 用数据选择器实现组合逻辑函数用数据选择器实现组合逻辑函数用数据选择器实现组合逻辑函数用数据选择器实现组合逻辑函数退出退出退出退出4.6.1 4选选1数据选择器数据选择器真值表真值表逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据由地址码决定从路输入中选择哪路输出。逻辑图逻辑图4.6.2 集成数据选择器集成数据选择器集成双集成双4选选1数据选择器数据选择器74LS153选通控制端选通控制端S为低电平有效，即为低电平有效，即S=0时芯片被选中，时芯片被选中，处于工作状态；处于工作状态；S=1时芯片被禁止，时

28、芯片被禁止，Y0。集成集成8选选1数数据选择器据选择器74LS15174LS151的的真真值值表表数据选择器的扩展数据选择器的扩展4.6.3 用数据选择器实现逻辑函数用数据选择器实现逻辑函数基本原理基本原理数据选择器的主要特点：（1）具有标准与或表达式的形式。即：（2）提供了地址变量的全部最小项。（3）一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。基本步骤基本步骤确定数据选择器确定数据选择器确定地址变量确定地址变量 2 1 n个地址变量的数据选择器，不需要

29、增加门电路，最多可实现n1个变量的函数。3个变量，选用4选1数据选择器。A1=A、A0=B逻辑函数逻辑函数 1 选用选用74LS153 2 74LS153有两个地址变量。求求Di 3 （1）公式法）公式法函数的标准与或表达式：4选1数据选择器输出信号的表达式：比较L和Y，得：3 画连线图画连线图 4 4 求求Di的的方法方法（2）真值表法）真值表法C=1时时L=1，故故D0=CL=0，故，故D2=0L=1，故，故D3=1C=0时时L=1，故故D1=C求求Di的的方法方法（3）图形法）图形法D0D1D3D2用数据选择器实现函数：例例选用8选1数据选择器74LS151设A2=A、A1=B、A0=C

30、求DiD0=DD2=1D6=1D4=DD1=DD3=0D7=0D5=1画连线图数据分配器和数据选择器一起构成数据分时传送系统数据分配器和数据选择器一起构成数据分时传送系统本节小结本节小结 数据选择器是能够从来自不同地址的多路数字数据选择器是能够从来自不同地址的多路数字信息中任意选出所需要的一路信息作为输出的组合信息中任意选出所需要的一路信息作为输出的组合电路，至于选择哪一路数据输出，则完全由当时的电路，至于选择哪一路数据输出，则完全由当时的选择控制信号决定。选择控制信号决定。数据选择器具有标准与或表达式的形式，提供数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项，并且一般情况下，

31、了地址变量的全部最小项，并且一般情况下，D Di i可可以当作一个变量处理。因为任何组合逻辑函数总可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据以用最小项之和的标准形式构成。所以，利用数据选择器的输入选择器的输入D Di i来选择地址变量组成的最小项来选择地址变量组成的最小项m mi i，可以实现任何所需的组合逻辑函数。可以实现任何所需的组合逻辑函数。用数据选择器实现组合逻辑函数的步骤：选用用数据选择器实现组合逻辑函数的步骤：选用数据选择器数据选择器确定地址变量确定地址变量求求D Di i画连线图。画连线图。4.7 数值比较器数值比较器4.7.1 1

32、4.7.1 1位数值比较器位数值比较器位数值比较器位数值比较器4.7.2 44.7.2 4位数值比较器位数值比较器位数值比较器位数值比较器4.7.3 4.7.3 比较器的级联比较器的级联比较器的级联比较器的级联用来完成两个二进制数的大小比较的逻辑电路称用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。为数值比较器，简称比较器。4.7.1 1位数值比较器位数值比较器设设AB时时L11；AB时时L21；AB时时L31。得得1位数值比较器的真值表。位数值比较器的真值表。逻逻辑辑表表达达式式逻逻辑辑图图4.7.2 多位（多位（4位）数值比较器位）数值比较器真值表中的输入变量包括真值表

33、中的输入变量包括A3与与B3、A2与与B2、A1与与B1、A0与与B0和和A与与B的比较结果，的比较结果，AB、AB、AB必须预先必须预先预置为预置为0，最低最低4位的级联输入端位的级联输入端AB和和A=B 必须预先预置为必须预先预置为0、1。并联扩展并联扩展本节小结本节小结 在在各各种种数数字字系系统统尤尤其其是是在在计计算算机机中中，经经常常需需要要对对两两个个二二进进制制数数进进行行大大小小判判别别，然然后后根根据据判判别别结结果果转转向向执执行行某某种种操操作作。用用来来完完成成两两个个二二进进制制数数的的大大小小比比较较的的逻逻辑辑电电路路称称为为数数值值比比较较器器，简简称称比比较较器器。在在数数字字电电路路中中，数数值值比比较较器器的的输输入入是是要要进进行比较的两个二进制数，输出是比较的结果。行比较的两个二进制数，输出是比较的结果。利利用用集集成成数数值值比比较较器器的的级级联联输输入入端端，很很容容易易构构成成更更多多位位数数的的数数值值比比较较器器。数数值值比比较较器器的的扩扩展展方方式式有有串串联联和和并并联联两两种种。扩扩展展时时需需注注意意TTL电电路路与与CMOS电路在连接方式上的区别。电路在连接方式上的区别。