《微机原理及接口技术》全套电子课件教案- 8086的总线操作和时序.ppt

《《微机原理及接口技术》全套电子课件教案- 8086的总线操作和时序.ppt》由会员分享，可在线阅读，更多相关《《微机原理及接口技术》全套电子课件教案- 8086的总线操作和时序.ppt（18页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第五章第五章80868086的总线操作和时序的总线操作和时序第一节第一节 概述概述z一、指令周期总线周期和一、指令周期总线周期和T T状态状态 z 微处理器简单工作过程：z (1)取出指令z (2)分析指令z (3)执行指令z1.1.指令周期指令周期 执行一条指令所需要的时间。z2.2.总线周期总线周期 指令周期分为一个个总线周期。如取指周期，存储器读等。z3.T3.T状态状态 每个总线周期通常包含4个T状态(T1T4)，每个T状态就是时钟周期。二、学习二、学习CPUCPU时序的目的时序的目的z1.有利于深入了解指令的执行过程。z2.编程时，适中选用指令，缩短指令的存储空间和执行时间。z3.连

2、接时考虑时序配合。z4.实时控制。第二节第二节 8086 引脚功能引脚功能z最小模式 zMN/MX接+5Vz最大模式 zMN/MX接地z一、最小模式中引脚定义一、最小模式中引脚定义zAD15AD0(输入/输出，三态)Address Data Bus 地址/数据总线，分时复用。T1传地址，T2T4传数据，DMA方式三态。zA19/S6A16/S3(输出，三态)Address/Status 地址/状态线，分时复用。T1：地址高4位 T2 T4：状态线 DMA：浮空 zRD(输出，三态)Read 读信号，低电平有效，DMA时浮空zWR(输出，三态)Write 写信号，低电平有效，DMA时浮空zM/I

3、O(输出，三态)Memor/Input and output 输入输出和存储器控制信号，低为访问I/O，高为访问存储器，DMA时浮空。zALE(输出)Address Latch Enable 地址锁存允许信号，高电平有效,把AD0 AD15，A16 A19地址锁存到地址锁存器。26 zDEN(输出，三态)Data Enable 数据允许信号，低电平有效，作为8286/8287数据收发器的输出允许信号，DMA时三态。zDT/R(输出，三态)Data Transmit/Receive 数据发送/接收控制信号，作为8286/8287的数据传送方向控制，1 CPU发送 0 接收，DMA时三态zREAD

4、Y(输入)Ready 准备就绪信号，高电平，由存储器或I/O端口发来的响应信号，表示已准备好。zRESET(输入)复位信号，高电平有效。zINTR(输入)Interrupt Request 可屏蔽中断请求信号，高电平有效。zINTA(输出)Interrupt Acknowledge 中断响应信号，低电平有效。zNMI(输入)Non-Maskable Interrupt 非屏蔽中断请求信号，边沿触发。zTEST(输入)测试信号，低电平有效，CPU执行WAIT指令，检测TEST，为低继续工作，为高CPU进入空转状态，等待。z HOLD和HLDAz 系统总线的控制权zHOLD(输入)Hold Req

5、uest 总线请求信号，高电平有效，别的设备要占用总线，提出。zHLDA(输出)Hold Acknowledge 总线响应信号，高电平有效，CPU一但测试到HOLD有效，如CPU允许让出总线，在当前总线周期的T4发出HLDA，让出总线使用权，置三态。zBHE/S7 z T1：输出BHE信号，表示高8位数据线 AD15AD0上数据有效；z T2T4：输出状态信号S7。zCLK(输入)Clock z 时钟信号，5MHZzVcc +5V zGND 电源地1 402 393 384 375 366 357 348 339 3210 3111 3012 2913 2814 2715 2616 2517

6、2418 2319 2220 21GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDRQ/GT0(HOLD)RQ/GT1(HLDA)LOCK(WR)S2(M/IO)S1(DT/R)S0(DEN)QS0(ALE)QS1(INTA)TESTREADYRESET二、最大模式中引脚定义二、最大模式中引脚定义 24 31脚定义如下：zS2、S1、S0z(输出，三态)z Bus Cycle Status 总线周期状态信号 P.207，表4

7、-2S2S1S0性 能000中断响应001读I/O口010写I/O口011暂停100取指101读存储器110写存储器111无源zRQ/GT0，RQ/GT1(输入/输出，三态)Request/Grant 总线请求信号输入/总线请求允许信号输出。zLOCK(输出，三态)总线封锁信号，低电平有效，别的总线主设备不能获得对系统总线的控制。zQS1、QS0(输出)Instruction Queue Status 指令队列状态信号，高电平有效，指出CPU中指令队列当前的状态。z 8086最根本的总线周期是CPU与存储器(或外设)进行通信。z1.存储器读周期和存储器写周期z2.输入输出周期z3.空转周期z4

8、.中断响应周期z5.系统复位z6.CPU进入和退出保持状态的时序第三节第三节 80868086典型时序分析典型时序分析z 总线(Bus)传送信息的公共通路。z 1.总线的分类总线的分类 总线类型：数据总线，地址总线，控制总线，电源线，地线等。z(1)片级总线 元件级总线，用于芯片间的互连。z(2)系统总线 内总线，板级总线，微机总线，用于微机内各种插件板间的连线。z(3)外总线 通信总线，用于微机间，微机系统与其它设备间通信。第四节第四节 总线总线z2.总线标准总线标准 标准总线，对总线所用插座尺寸，引脚数目，引线信号含义，时序作明确统一规定。z(1)标准系统总线 PC总线，ISA，PCI，S-100，STD z(2)标准外总线 IEEE-488，EIA RS-232C，USB。27