基于DSP定时器的LED控制系统设计.pdf
《基于DSP定时器的LED控制系统设计.pdf》由会员分享,可在线阅读,更多相关《基于DSP定时器的LED控制系统设计.pdf(13页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、第 1 页 DSP 系统设计及应用 课 程 设计 报 告 书 题 目 名 称:基于 DSP 定时器的 LED 控制系统设计 学 院:机电工程学院 专 业:专电气工程及其自动化 班 级:2013 级 2 班 学 号:姓 名:指 导 教 师:2016 年 12 月 课程设计报告书 设 计 目 的 DSP 课程设计是深化和提高课程理论知识的重要途径之一。以 DSP 综合集成及应用的基本理论为基础,研究了 DSP 最小系统设计的基本方法,并学习了用 C 语言编写 DSP 编程及使用测试箱及 DSP 系统的相关软件。培养独立思考能力;培训分析、总结和撰写技术报告能力,本次课程设计目的在于:(1)学习用
2、DSP 来控制 LED 灯的闪亮。(2)学习 DSP 程序的调试及编写,利用观察变量查看程序运行。(3)学习测试箱的使用方法。第 2 页 设计 内容 及 功能 说明 设计内容:本次设计内容为基于 DSP 定时器的 LED 控制系统设计,具体要求如下:(1)给定电源 12V,设计供电电路。(2)给定外部晶振 30M,系统时钟工作在 150M,给出寄存器如何配置。(3)利用定时器定时 1 秒,实现四个 LED 灯的秒闪。(4)自主完成发挥功能。(5)撰写设计报告。功能说明:本设计利用 F28335DSP 芯片来控制模拟基本的 LED 闪烁,给予系统额定电压来保证系统的正常工作,用中断的方式定时控制
3、LED 灯的集体闪烁频率。第 3 页 设 计 步 骤 步骤一:DSP 最小系统分析 1.DSP 最小系统 能够用于基本的数字信号处理,运行一些简单的程序。此部分主要包括电源电路、复位电路、时钟电路等。2.晶振电路 DSP 的时钟可以有两种连接方式,即外部振荡器方式和谐振器方式。如果使用内部振荡器,则必须在 X1/XCLKIN 和 X2 两个引脚之间连接一个石英晶体。如果采用外部时钟,可将输入时钟信号直接连到 X1/CI。KIN 引脚上,X2 悬空。本设计采用外部晶振,直接选择一个 3.3V 供电的 30MHz 晶振实现。系统工作是通过编程选择 5 倍频的 PLL 功能,可实现最高工作频率(15
4、0MHz)。如图 1 所示:图 1 晶振电路图 3.复位电路 对于实际的 DSP 应用系统,特别是产品化的 DSP 系统,其可靠性是一个不容忽视的问题。由于 DSP 系统的时钟频率较高,在运行时极有可能发生干扰和被干扰的现象,严重的系统问题可能出现死机现象。为了克服这些情况,除了在软件上做一些保护措施外硬件上必须做相应的处理。硬件上最有效的保护措施是采用具有看门狗(Watchdog)功能的自动复位电路相结合的方式。TMS320F28335的复位输入引脚XRS为处理器提供了一种硬件初始化的方法,它是一种不可屏蔽的外中断,可在任何时候对TMS320F28335 进行复位。本设计采用了简单的 RC
5、复位电路,复位电路如图所示 2:第 4 页 设 计 步 骤 图 2 复位电路图 4.电源电路 F28335DSP 采用了双电源供电机制,以获得更好的电源性能,其工作电压为 3.3V 和 1.8V。其中,1.8V 主要为该器件的内部逻辑提供电压,包括 CPU 和其他所有的外设逻辑。及 3.3V 供电相比,1.8V 供电大大降低功耗。外部接口引脚仍然采用 3.3V 电压,便于直接及外部低压器件接口,而无需额外的电平变换电路。在本设计里我用 TI 公司的 TPS7301 单输出可调电压调节器作为主器件的电源电路,将 12V 转换为 3.3V 和 1.9V 供给 DSP,使系统正常工作。电源电路如图
6、3 所示:C 10.1uR 3250kR 1R 2C 210uVoR STViINENGNDR ES ETOUTFBTPS 7301电源模块 图 3 电源电路图 步骤二:本次设计硬件电路分析 1.定时器中断的实现 为了实现定时器的精确走时功能,系统利用定时器 0、PIE模块和 CPU 中断共同作用产生定时器中断。首先为定时器 0 设置定时初值,并开启定时器使其计数。当定时器计数器寄存器递减到零时,定时器会产生一个中断 TINT 并将其传送给 PIE 外设中第 5 页 设 计 步 骤 断模块,当 PIE 中的中断时能位 PIEIER 被时能后,PIE 会将这个中断传送给 CPU,如果 CPU 的
7、中断使能位和 INTM 被使能,则CPU 会相应定时器 0 中断,转而执行定时器 0 的中断服务子程序。2.LED 显示电路 在定时结束后 LED 要不停地闪亮,提醒用户定时结束。在本次设计中,将一个发光二极管的输入段及电源相连接,输出及DSP 芯片的 GPIO4 端口相连接,当 GPIO 端口为低电平时,LED点亮。步骤三:CMD 文件介绍.text 段:存放 C 程序代码;.cinit:存放 C 程序中的变量初值和常量;.stack:为 C 程序系统堆栈保留存储空间、用于保存返回地址、函数间的参数传递、存储局部变量和保存中间结果;.bss:为 C 程序中的全局和静态变量保留存储空间;.co
8、nst:存放 C 程序中的字符常量、浮点常量和用.const 声明的常量;.sysmem:用于 C 程序中的 malloc、calloc 和 realloc 函数动态分配存储空间;.far:为 C 程序中用 far 声明的全局和静态变量保留空间。MEMORY 用于定义目标存储器的映射,描述了目标系统可以使用的物理存储地址范围及其类型。PAGE 0 为程序存储空间,起始地址为 0 x000000 包含 BEGIN、BOOT_RSVD、RAMM0、RAML0、RAML1、ZONE7A 存储区。PAGE 1为数据存储空间,起始地址为0 x000400包含了RAMM1、RAML4、RAML5、RAML
9、6、RAML7、ZONE7B 存储区。SECTIONS 用于指示连接器怎样组合输入端,以及如何将输出段定位到存储器中,用于将 COFF 目标文件中的各个段定位置MEMORY 伪指令定义的存储区域。第 6 页 设 计 步 骤 步骤四:流程图及软件设计 1.系统时钟的详细配置如下 PLLSTSOSCOFF=0;PLLSTSPLLOFF=0;PLLCRDIV=1010;PLLSTSDIVSEL=2;PLLKCR0 的 ADCENCLK=0。2.PLL 模块的寄存器 锁相环模块的寄存器包括锁相环控制寄存器 PLLCR 和锁相环状态寄存器 PLLSTS,以及外部时钟输出控制寄存器 XINTCNF2。其中
10、 XINTCNF2 用于配置 XCLKOUT 及 SYSCLKOUT 的关系。PLLCR和 PLLSTS 用于振荡器和锁相环模块的配置,以产生 CPU 时钟输入 CLKIN,其位分布如下:15 4 0 PLLCR R-0 R/W-0 15 9 8 PLLSTS R-0 R/W-0 7 6 5 4 3 2 1 0 R/W-0 R/W-0 R/W-0 R/W-0 R-0 R/W-0 R-0 R/W-0 保留 保留 DIVSEL MCLKOFF OSCOFF MCLKCLR 第 7 页 设 计 步 骤 OSCOFF和PLLSTS分别用于振荡器时钟和锁相环时钟的允许;PLLOCKS 为锁相环锁定状态标
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 DSP 定时器 LED 控制系统 设计
限制150内