逻辑门电路资料优秀PPT.ppt

《逻辑门电路资料优秀PPT.ppt》由会员分享，可在线阅读，更多相关《逻辑门电路资料优秀PPT.ppt（115页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 3.1 3.1 MOS MOS逻辑门电路逻辑门电路 3.2 3.2 TTL TTL逻辑门电路逻辑门电路 3.5 3.5 逻辑描述中的几个问题逻辑描述中的几个问题 3.6 3.6 逻辑门电路运用中的几个实际问题逻辑门电路运用中的几个实际问题 3.33.3 射极耦合逻辑门电路射极耦合逻辑门电路 3.43.4 砷化镓逻辑门电路砷化镓逻辑门电路教学基本要求教学基本要求1、了解半导体器件的开关特性。、了解半导体器件的开关特性。2、驾驭基本逻辑门（与、或、非、与非、或、驾驭基本逻辑门（与、或、非、与非、或 非、异或门）、三态门、非、异或门）、三态门、OD门的逻辑功能。门的逻辑功能。3、学会逻辑电路逻辑功

2、能分析。、学会逻辑电路逻辑功能分析。4、驾驭逻辑门的主要参数及其在应用中的、驾驭逻辑门的主要参数及其在应用中的 接口问题。接口问题。3.1.1 3.1.1 数字集成电路简介数字集成电路简介 3.1 MOS3.1 MOS逻辑门电路逻辑门电路即实现基本逻辑运算和复合逻辑运算的单元电路。即实现基本逻辑运算和复合逻辑运算的单元电路。1.逻辑门电路：逻辑门电路：2.逻辑门电路逻辑门电路的分类：的分类：二极管门电路二极管门电路三极管门电路三极管门电路TTL门电路门电路MOS门电路门电路PMOS门门CMOS门门74HC,74HCT,74LVC逻辑门逻辑门 电路电路分立分立集成集成NMOS门门TTL-三极管三

3、极管-三极管三极管74H,74LECL 射极耦合射极耦合,速度最快速度最快构成数字逻辑电路的基本元件构成数字逻辑电路的基本元件TTLTTL CMOSCMOS主要比较电路的工作速度、功耗、抗干扰；主要比较电路的工作速度、功耗、抗干扰；3.1.2 3.1.2 逻辑电路的一般特性逻辑电路的一般特性 1 1、输入和输出的高、低电平、输入和输出的高、低电平 V VIL(max)IL(max)、V VIH(min)IH(min)、V VOL(max)OL(max)、V VOH(min)OH(min)高电平高电平V VH H H H=3.5=3.55.0V5.0V工作电压为工作电压为5V5V时时低电平低电平

4、V VL L L L=0=01.5V1.5VCMOSCMOS电路工作速度已经赶上甚至超过电路工作速度已经赶上甚至超过TTLTTL电路，功电路，功耗和抗干扰实力则远优于耗和抗干扰实力则远优于TTLTTL。因此，因此，CMOSCMOS电路已成为占主导地位的逻辑器件。电路已成为占主导地位的逻辑器件。典型典型74HC74HC系列系列CMOSCMOS2 2、噪声容限、噪声容限门电路的抗干扰实力门电路的抗干扰实力高电平噪声容限高电平噪声容限低电平噪声容限低电平噪声容限V VNHNH=V=VOHminOHmin-V-VIHminIHminV VNLNL=V=VILmaxILmax-V-VOLmaxOLmax

5、对于对于CMOSCMOS门电路门电路(74HC(74HC系列），凹凸系列），凹凸电平对应的标准电压和噪声容限为：电平对应的标准电压和噪声容限为：V VOHminOHmin=4.9V;V=4.9V;VIHminIHmin=3.5V;=3.5V;V VOLmaxOLmax=0.1V;V=0.1V;VILmaxILmax=1.5V=1.5VV VNHNH=1.4V;V=1.4V;VNLNL=1.4V=1.4V 定义定义:保证输出逻辑状态不变保证输出逻辑状态不变,输入逻辑电平允许输入逻辑电平允许噪声幅度的最大值噪声幅度的最大值,称噪声容限。称噪声容限。保证输入为标保证输入为标准高电平常所准高电平常所允

6、许的最小输允许的最小输入高电平值入高电平值保证输入为标准保证输入为标准低电平常所允许低电平常所允许的最大输入低电的最大输入低电平值平值3 3、传输延迟时间、传输延迟时间PLHtPHLt输入输入反相反相输出输出 输出波形相对输入波形延迟的时间；表征门电路输出波形相对输入波形延迟的时间；表征门电路的开关速度，用的开关速度，用t tpLHpLH和和t tpHLpHL表示。见下图和表表示。见下图和表平均传输延迟时间：平均传输延迟时间：50504 4、功耗、功耗功耗功耗静态功耗（输出没有状态转换时的电路功耗）静态功耗（输出没有状态转换时的电路功耗）动态功耗（输动身生状态转换时的电路功耗）动态功耗（输动身

7、生状态转换时的电路功耗）5 5、延时、延时功耗积功耗积DPdPtDP=（越小越好）（越小越好）BiCMOSBiCMOSECLECLCMOSCMOS NMOS NMOSTTLTTLPDtpd0P PD D-为门电路的功耗为门电路的功耗对对CMOSCMOS电路而言，电路而言，DPDP的单位为焦耳的单位为焦耳J J6 6、扇入与扇出数、扇入与扇出数（1 1）扇入数：输入端的个数）扇入数：输入端的个数（2 2）扇出数：带同类门电路的最大数目。）扇出数：带同类门电路的最大数目。灌电流工作状况：灌电流工作状况：拉电流工作状况：拉电流工作状况：（负载门）（负载门）（驱动门）（驱动门）I IIHIHI IOH

8、OHN NOHOH=表征门电路输出端的驱动实力，与负载的类型有关。表征门电路输出端的驱动实力，与负载的类型有关。（负载门）（负载门）（驱动门）（驱动门）N NOLOL=I IOLOLI IILIL注：若注：若NOL NOH，则应取较小者作为电路的扇出数。，则应取较小者作为电路的扇出数。拉电流负载：拉电流负载：负载电流从驱动门流向外电路；负载电流从驱动门流向外电路；灌电流负载：灌电流负载：负载电流从外电路流入驱动门。负载电流从外电路流入驱动门。【例例1 1】CMOS CMOS门带门带TTL74LS,TTL74LS,已知已知I IOHOH-4 mA，I IOLOL4 mA；I IIHIH 0.02

9、 mA；I IILIL -0.4 mA；则有；则有NOH=IOHIIH=40.02=200；NOL=IOLIIL=4 0.4=10明显，扇出数为明显，扇出数为1010负表流出器件，负表流出器件，正的流入器件。正的流入器件。【例例2 2】试计算试计算TTLTTL与非门与非门74LS带同类门时的扇出数。带同类门时的扇出数。解：查附录解：查附录A（P504），得相关参数如下：），得相关参数如下：IOL=8 mA;IIL=-0.4 mA;IOH=-0.4 mA;IIH=0.02 mANOH=IOHIIH=0.40.02=2074LS74LS带同类门时的扇出数为带同类门时的扇出数为2020NOL=IOL

10、IIL=8 0.4=20留意：以上考虑的是每个负载门只有一个输入端与驱动门相接，留意：以上考虑的是每个负载门只有一个输入端与驱动门相接，假如有两个以上的输入端接入驱动门，则扇出数实为输入端数假如有两个以上的输入端接入驱动门，则扇出数实为输入端数目。目。三、三、MOSMOS开关及其等效电路开关及其等效电路1 1、MOSMOS管的开关作用管的开关作用VDDvIOvg gd dsRd(以以以以N N N N沟道增加型为例沟道增加型为例沟道增加型为例沟道增加型为例)vI VT时，且很大，时，且很大，时，且很大，时，且很大，vO 为低电平为低电平为低电平为低电平。V VGSGS=V=VT T 负载线负载

11、线2 2、MOSMOS管的开关特性管的开关特性vItOvOtOVIHVDDtPLHtPHL 由于各种电容及电阻的存在，输出电压波形不由于各种电容及电阻的存在，输出电压波形不是志向的脉冲，上升和下降都变慢了，且滞后。是志向的脉冲，上升和下降都变慢了，且滞后。Ovg gd dsRdvI VTR ROnOn(a)(a)截止等效截止等效(b)(b)导通等效导通等效3.1.4 CMOS3.1.4 CMOS反相器反相器要求：要求：|)|(TPTNDDVVV+-vGSNVDDIvOvTPTN+-vSGP+-vSDP+-vDSNTN为工作管为工作管 TP为负载管为负载管1 1、CMOSCMOS反相器的工作原理

12、反相器的工作原理VDDIvOvP沟道沟道N沟道沟道1 1、CMOSCMOS反相器的工作原理反相器的工作原理假设：假设：处于逻辑处于逻辑0 0时，相应的时，相应的电压近似为电压近似为0 0；处于逻辑；处于逻辑1 1时，时，相应的电压近似为相应的电压近似为V VDDDD(1)(1)当当V VI I=V VDDDD时时VGSN=VDD VTNTN管导通；管导通；VSGP=0 1M1M100pF100pF高电平高电平低电平低电平低电平低电平高电平高电平ODOD门输出高电平门输出高电平低电平：放电时间常数低电平：放电时间常数10ns 10ns OD OD门输出由低电平门输出由低电平高电平：充电时间常数为

13、高电平：充电时间常数为150ns150ns，上升时间很长。因此，当工作速度快时，应，上升时间很长。因此，当工作速度快时，应避开用以驱动大电容负载。避开用以驱动大电容负载。(3)(3)上拉电阻计算上拉电阻计算RRP(min)P(min)的确定：的确定：RP&1E&FC&DA&BVDD0 00 00 00 01 11 174LS1074LS1074LS0474LS0474HC03374HC033I IILILI I0L0L只有一个只有一个ODOD门导通状况门导通状况R RP(min)P(min)=V VDDDD-V-VOL(max)OL(max)I IOL(max)OL(max)-I-IIL(to

14、tal)IL(total)I IOL(max)OL(max)驱动器件驱动器件I IOLOL最大值最大值 V VOL(max)OL(max)驱动器件驱动器件V VOLOL最大值最大值I IIL(total)IL(total)接到上拉电阻下端的全部灌电流负载接到上拉电阻下端的全部灌电流负载的的I IILIL总值。总值。R RP PRRP(max)P(max)的确定：的确定：0 00 00 00 00 00 0RP&1E&FC&DA&BVDD3I3IIHIHI I0Z0ZI I0Z0ZI I0Z0ZI IIHIH全部全部ODOD输出为高电平常输出为高电平常IOZ(total)IOZ(total)全部

15、驱动门输出高电平常的漏电流总和；全部驱动门输出高电平常的漏电流总和；V VOH(min)OH(min)驱动器件驱动器件V VOHOH最最小值；小值；IIH(total)IIH(total)全部负载门输入端为高电平常的输入电全部负载门输入端为高电平常的输入电流总和；流总和；R RP(max)P(max)=V VDDDD-V-VOH(min)OH(min)I IOZ(total)OZ(total)+I+IIH(total)IH(total)事实上，若要求速度快，事实上，若要求速度快，RPRP的值就取近的值就取近RP(min)RP(min)的的标准值，若要求功耗小，标准值，若要求功耗小，RPRP的值

16、就取近的值就取近RP(max)RP(max)的标准的标准值。值。R RP P【例例3 31 11 1】设设3 3个漏极开路个漏极开路CMOSCMOS与非门与非门74HC03作线作线与连接，与连接，驱动驱动1 1个个TTLTTL系列反相器系列反相器74LS04和一个和一个3 3输入与输入与非门非门74LS10 ，电路如图，电路如图3 31 12222所示，试确定一个合所示，试确定一个合适大小的上拉电阻适大小的上拉电阻RP，已知，已知VDD=5V,IOZ=5A。解：查附录解：查附录A（P504），得相关参数如下：），得相关参数如下：CMOS参数参数VOL（max）=0.33V;VOH（min）=3

17、.84V;IOL（max）=4mA;（1）IIL（total）=2 0.4=0.8mAIIH（total）=4 0.02=0.08mA;IOZ（total）=3 5=15 A 为使电路有较快的开关速度为使电路有较快的开关速度，可选择标准值为可选择标准值为2 2k 的电阻。的电阻。TTLTTL门参数：门参数：IIL=0.4mA;IIH（min）=0.02mA;RP（min）=-VOL（max）VDD-IIL（total）IOL(max)=5-5-0.334-4-0.81.46k(2)(2)RP（max）=-VOH（min）VDDIIH（total）+IOZ（total）=5-5-3.840.01

18、5+0.080.015+0.08 12.21k ODOD门的应用例子：门的应用例子：（a a）只要驱动门的）只要驱动门的IOL（max）大于大于发光二极管的额定电流即可。（发光二极管的额定电流即可。（b b）V VO O可提可提高到近高到近12V;12V;2 2、三态（、三态（TSLTSL）输出门电路）输出门电路 三态输出门电路三态输出门电路除有高、低电平输出除有高、低电平输出外，还有高阻输出状外，还有高阻输出状态，称高阻态，或禁态，称高阻态，或禁止态。止态。A A为输入端，为输入端，L L为输为输出端，出端，ENEN为限制端为限制端（使能端）。（使能端）。TN11&1VDDTPLBCAEN1

19、AENL（2 2）符号）符号（1 1）电路）电路2 2、三态（、三态（TSLTSL）输出门电路）输出门电路TN11&1VDDTPLBCAEN EN=1 EN=1时，若时，若A=0A=0 EN=0 EN=0时，时，则则B=1B=1，C=1C=1T TN N导通，导通，T TP P截止，截止，L=0L=0；若若A=1A=1则则B=0B=0，C=0C=0T TN N截止，截止，T TP P导通，导通，L=1L=1。总有总有B=1B=1，C=0C=0开路，既不是低电平，也不是高电平，称高阻工作状开路，既不是低电平，也不是高电平，称高阻工作状态。态。T TN N、T TP P均截止，输出均截止，输出（3

20、 3）工作原理）工作原理（4 4）三态输出门的真值表）三态输出门的真值表（5 5）三态输出门的应用）三态输出门的应用使能使能使能使能EN EN EN EN 输入输入输入输入A A A A输出输出输出输出L L L L1 01 01 01 01 1 1 1 1 1 1 1 0 0 0 0 0 0 0 01 1 1 1高阻高阻高阻高阻 三态输出门电路主三态输出门电路主要用于总线传输，如右要用于总线传输，如右图计算机或微机系统的图计算机或微机系统的连接，可按确定依次将连接，可按确定依次将信号分时送到总线上传信号分时送到总线上传输。输。3.1.7 CMOS3.1.7 CMOS传输门（传输门（TGTG）

21、oIvv/Iovv/CCTPTN+5V 0VTGoIvv/Iovv/CC 传输门由两管栅极的互补信号传输门由两管栅极的互补信号C C和和C C控制，当控制，当C=1C=1时，开关开通；时，开关开通；C=0C=0时，开关断开。开关的导通时，开关断开。开关的导通电阻近似为一个常数，阻值约为数百欧。电阻近似为一个常数，阻值约为数百欧。1 1、电路结构、电路结构2 2、符号、符号3 3、作为模拟开关的工作原理：、作为模拟开关的工作原理：oIvv/Iovv/CCTPTN+5V-5V用于模拟电路时，用于模拟电路时，C C接低电平接低电平-5V-5V，T TN N栅压为栅压为-5V-5V，T TP P栅压为

22、栅压为+5V+5V，当，当V VI I在（在（-5-5+5+5）V V范围范围时，时，T TN N、T TP P均不导通均不导通开关是开关是断开的。断开的。V VT T2V2VC C接高电平接高电平+5V+5V，T TN N栅压为栅压为+5V+5V，当，当V VI I在（在（-5-5+3+3）V V范围时范围时T TN N导通；导通；T TP P栅压为栅压为-5V-5V，当，当V VI I在（在（-3 3+5+5）V V范围时范围时T TP P导通；导通；当当V VI I在（在（-3-3+3+3）V V范围时范围时T TN N、T TP P均导通均导通开关是闭合的。开关是闭合的。-5+5+3-

23、34 4、在数字电路中应用的工作原理：、在数字电路中应用的工作原理：oIvv/Iovv/CCTPTN+5V0VC C接低电平接低电平0V0V，接，接T TN N栅压为栅压为0V0V，T TP P栅压为栅压为+5V+5V，当，当V VI I在在（0 0+5+5）V V范围时，范围时，T TN N、T TP P均均不导通不导通开关是断开的。开关是断开的。C C接高电平接高电平+5V+5V，T TN N栅压为栅压为+5V+5V，当，当V VI I在（在（0 0+3+3）V V范范围时围时T TN N导通导通；T TP P栅压为栅压为0V0V，当，当V VI I在在(+2(+2+5)V+5)V范围时范

24、围时T TP P导通导通；当当V VI I在（在（0 0+5+5）V V范围时范围时T TN N、T TP P至少有一个导通至少有一个导通开关开关是闭合的。是闭合的。0+5+3+2V VT T2V2V 用用CMOSCMOS传输门传输门构成的构成的2 2选选1 1数据数据选择器如图选择器如图3.1.273.1.27所示。当所示。当限制端限制端C=0C=0时，时，输入端输入端X X的信号的信号被传到输出端，被传到输出端，L=XL=X。而当。而当C=1C=1时，时，L=YL=Y。3.1.8 CMOS3.1.8 CMOS逻辑门电路的技术参数逻辑门电路的技术参数CMOSCMOS门电路的各系列的性能比较门

25、电路的各系列的性能比较13.01.01374HCT系列系列0.00037.52.974BCT系列系列(BiCMOS)1575DP/pJ1.51PD/mW1075tpd/ns74HC系列系列4000B系列系列 类型类型参数参数0.0008722功耗是信号频率为功耗是信号频率为1MHz1MHz时的值时的值1 1 1 1、NMOSNMOSNMOSNMOS门电路的特点：门电路的特点：门电路的特点：门电路的特点：3.1.9 NMOS3.1.9 NMOS逻辑门电路逻辑门电路(1)(1)几何尺寸小，适合于制造大规模集成电路。几何尺寸小，适合于制造大规模集成电路。(2)(2)结构简洁，易于运用结构简洁，易于运

26、用CADCAD技术进行设计。技术进行设计。(3)(3)工作管通常用增加型器件，而负载管可用增加型或耗工作管通常用增加型器件，而负载管可用增加型或耗 尽型。用耗尽型管速度更快，故大多用耗尽型管。尽型。用耗尽型管速度更快，故大多用耗尽型管。2 2、NMOSNMOS反相器：反相器：(1)(1)电路：电路：(2)NMOS(2)NMOS反相器工作原理：反相器工作原理：负载管负载管T2T2总是工作在它的总是工作在它的恒流区，处于导通状态。输入恒流区，处于导通状态。输入为高电平常，为高电平常，T1T1导通，通常在导通，通常在制造工艺上使制造工艺上使T1T1导通时的沟道导通时的沟道电阻远小于电阻远小于T2T2

27、的沟道电阻，以的沟道电阻，以保证输出低电压值在保证输出低电压值在1V1V左右，左右，输出输出VoVo为低电平。为低电平。输入为低电平常，输入为低电平常，T1T1截截止，输出止，输出VoVo为高电平。为高电平。2 2、NMOSNMOS与非门与非门 当当A A、B B中有一个或两个中有一个或两个均为低电平常，均为低电平常，T1T1、T2T2有一有一个或两个都截止，输出为高个或两个都截止，输出为高电平。电平。只有只有A A、B B全为高电平常，全为高电平常，T1T1、T2T2均导通，输出为低电均导通，输出为低电平。平。T T1 1、T T2 2为工作管，为工作管，T T3 3为负载管为负载管L=AB

28、3 3、NMOSNMOS或非门或非门 或非门的工作管都是并联的，增加管子数目，输或非门的工作管都是并联的，增加管子数目，输出低电平基本稳定，在整体电路设计中很便利，所以出低电平基本稳定，在整体电路设计中很便利，所以NMOSNMOS门电路是以或非门电路为基础的，主要用于大规门电路是以或非门电路为基础的，主要用于大规模集成电路。模集成电路。当当A A、B B中任一个为高电中任一个为高电平常，输出为低电平。平常，输出为低电平。只有只有A A、B B全为低电平常，全为低电平常，输出才为高电平。输出才为高电平。3.2 TTL3.2 TTL逻辑门电路逻辑门电路截止条件：放射结和集电结均反偏截止条件：放射结

29、和集电结均反偏截止特点：截止特点：iB ic 0，VcE Vcc，CE间的等间的等 效内阻很大，相当于开关断开。效内阻很大，相当于开关断开。(1)(1)截止工作状态截止工作状态(A A点点)3.2.1 BJT3.2.1 BJT的开关特性的开关特性1 1、BJTBJT的开关作用的开关作用AVCC/RCVcc0iB=0 icvCERcRbTVCCVIiBVO(2)(2)饱和工作状态饱和工作状态饱和条件：放射结和集电结均正偏饱和条件：放射结和集电结均正偏,工作在工作在B点。点。ics Vcc/Rc;VcEs 0.20.3VCECE间近似于短路，相当于开关闭合。间近似于短路，相当于开关闭合。饱和特点：

30、饱和特点：iB IBS，ic =Ics，VcE =VcEsBVcc/RcVccVcEs0IBSIcs icvcERcRbTVccVIiBVORcTVccVI0.7V0.3V0.4VNPN硅硅BJT饱和饱和时各极电压的典型数据时各极电压的典型数据 NPNNPN型硅型硅BJTBJT三种工作状态的特点三种工作状态的特点工作状态工作状态截止截止放大放大饱和饱和条件条件iB 00 iB Ics/iB Ics/偏置情况偏置情况发射结和集发射结和集电结均反偏电结均反偏发射结正偏发射结正偏集电结反偏集电结反偏发射结和集电发射结和集电结均正偏结均正偏集电极电集电极电流流ic 0ic iBIc=Ics Vcc/R

31、c管压降管压降VCEO VccVcE=Vcc-IcRcVcEs 0.20.3VC C、E E间等间等效电阻效电阻很大，约数百很大，约数百千欧，相当于千欧，相当于开关断开开关断开可变可变很小，约数百欧，很小，约数百欧，相当于相当于开关闭合开关闭合。2 2、BJTBJT的开关时间的开关时间延迟时间：延迟时间：td上升时间：上升时间：tr存储时间：存储时间：ts下降时间：下降时间：tftvIicVIH0tdtICS0.9ICS0.1ICS0trtstfv vo oVCC0t开通时间：开通时间：ton =td+tr关闭时间：关闭时间：toff =ts+tf3.2.2 3.2.2 基本的基本的BJTBJ

32、T反相器反相器2 2 2 2、电路特点、电路特点、电路特点、电路特点1 1、电路、电路3 3、逻辑符号、逻辑符号RcRbT VccAL1AL=A输入与输出量间满足非逻辑关系，非门电路。输入与输出量间满足非逻辑关系，非门电路。4 4、BJTBJT反相器的动态性能反相器的动态性能RcRb VccvICL考虑负载电容的考虑负载电容的BJTBJT反相器反相器vO+-C CL L包括门电路之间包括门电路之间的接线电容和门电路的接线电容和门电路的输入电容。由于电的输入电容。由于电容的充放电需要一定容的充放电需要一定的时间，降低了电路的时间，降低了电路的开关速度，所以的开关速度，所以BJTBJT反相器的开关

33、速度较反相器的开关速度较低低。输出。输出V V V VO O O O随输入随输入随输入随输入V V V VI I I I变化的上升沿和下降变化的上升沿和下降变化的上升沿和下降变化的上升沿和下降沿不陡，波形不理想。沿不陡，波形不理想。沿不陡，波形不理想。沿不陡，波形不理想。3.2.3 TTL3.2.3 TTL反相器的基本电路反相器的基本电路Vcc（5V）Rb1 4k RC21.6k RC4130 RLDT1 Re2 1k T2T4 T3+-vOvI+-输入级输入级中间级中间级输出级输出级Vcc（5V）Rb1 4k RC21.6k RC4130 RLDT1 Re2 1k T2T4 T3+-vOvI

34、+-输入为低电平输入为低电平0 0.2V.2VVccVccR Rb1b1T T1 1输入端输入端 电流流向：电流流向：T T2 2、T T3 3都截止都截止T T4 4、D D导通导通输出为高电平。输出为高电平。V VB1B1=V=VI I+V+VBE1BE1=0.2+0.7=0.9V0.2+0.7=0.9VV VO O V VCCCC-V-VBE4BE4-V-VD D=5-0.7-0.7=3.6V=5-0.7-0.7=3.6V结论：结论：结论：结论：输入为输入为低低电平，输出为高电平电平，输出为高电平。T1T1的放射结导通的放射结导通1、TTL反相器的工作原理反相器的工作原理Vcc（5V）R

35、b1 4k RC21.6k RC4130 RLDT1 Re2 1k T2T4 T3+-vo ovi i+-输入为高电平输入为高电平3 3.6V.6VVccVccR Rb1b1T T1 1T T2 2T T3 3 电流流向：电流流向：T T2 2饱和饱和T T4 4和和D D截止；截止；T T3 3饱和饱和输出为低电平。输出为低电平。T T1 1工作在工作在倒置倒置倒置倒置放大放大放大放大状态状态状态状态V VB1 B1=V=VBC1BC1+V+VBE2BE2+V+VBE3BE3 =0.7+0.7+0.7=2.1V=0.7+0.7+0.7=2.1VV VC2C2=V=VCES2CES2+V+VB

36、E3BE3=0.2+0.7=0.9V=0.2+0.7=0.9V结论：结论：结论：结论：输入为高电平，输出为低电平输入为高电平，输出为低电平输入为高电平，输出为低电平输入为高电平，输出为低电平。接受输入级以提高工作速度接受输入级以提高工作速度Vcc（5V）Rb1 4k RC21.6k RC4130 RLDT1 Re2 1k T2T4 T3+-vovi+-VI由由3.6V变为变为0.2V瞬间瞬间VB1=0.9V；VC1=1.4VT T1 1工作在放大区，电流工作在放大区，电流从从T T2 2的基极流入的基极流入T T1 1集电集电极，使极，使T T2 2迅速地脱离饱迅速地脱离饱和进入截止状态。和进

37、入截止状态。T T2 2的迅速截止一方面使的迅速截止一方面使T T4 4 的导通加快，另一的导通加快，另一方面使方面使T T3 3的截止加快，的截止加快，从而加快了状态转换。从而加快了状态转换。接受推拉式输出级以提高开关速度和带负载实力接受推拉式输出级以提高开关速度和带负载实力Vcc(5V）Rb1 4k RC21.6k RC4130 RLDT1 Re2 1k T2T4 T3+-vovi+-a.a.输出为低电平常，输出为低电平常，T3T3饱饱和导通和导通T4T4截止，截止，T3T3集电极集电极饱和电流全用来驱动负载；饱和电流全用来驱动负载；b.b.输出为高电平常，输出为高电平常，T3T3截截止止

38、T4T4导通的射极输出器输导通的射极输出器输出电阻很小，带负载实力出电阻很小，带负载实力强。强。c.c.输出端接电容性负载，输出端接电容性负载，由于由于a a和和b b时的输出电阻很时的输出电阻很小，输出上升沿及下降沿小，输出上升沿及下降沿都很好。即开关都很好。即开关速度快。速度快。2 2、TTLTTL反相器的传输特性反相器的传输特性反映输出电压反映输出电压vo与输入电压与输入电压vI之间关系的曲线之间关系的曲线123vI/VvO/V420DCBAE EVcc(5V）Rb1 4k RC21.6k RC4130 RLDT1 Re2 1k T2T4 T3+-vovi+-3.2.4 TTL3.2.4

39、 TTL逻辑门电路逻辑门电路&ABCL=ABC1 1、TTLTTL与非门电路与非门电路(1)(1)电路组成电路组成多放射极的多放射极的BJTBJT作为作为TTLTTL电路的电路的输入级输入级(2)(2)逻辑逻辑符号符号 T1VccRb1RC2RC4RLDRe2T2T4 T3+-voA AB BC CL L2 2、TTLTTL或非门电路或非门电路ABR1A1AR2 2R1B1BR4 4R3 3DLVccT T1A1AT T1B1BT T2A2AT T2B2BT T4 4T T3 3 1ABL=A+B(1)(1)电路电路(2)(2)逻辑符号逻辑符号将或非门的两个输入管改成多放射极的将或非门的两个输

40、入管改成多放射极的BJTBJT，就可以构成与或非门电路。，就可以构成与或非门电路。1 1、集电极开路门、集电极开路门Vcc（5V）Rb1RC2RC4D Re2T2T4 T3A AB BRPVccLA&LB3.2.5 集电极开路门和三态门集电极开路门和三态门(1)(1)电路（电路（OCOC门）门）(2)(2)符号符号（3 3）特点）特点与与ODOD门一样门一样,可实现可实现线与连接；线与连接；可以用于干脆驱动较大电流的负载。可以用于干脆驱动较大电流的负载。2 2、三态与非门（、三态与非门（TSLTSL）具有三种输出状态：高电平状态、低电平具有三种输出状态：高电平状态、低电平状态和状态和高阻态（禁

41、止态）高阻态（禁止态）。ENENVccR1R2R4DR3 T2T4 T3A AB BL L VccR6R5T5T6T7（1）电路）电路(在一般在一般TTL基础基础上加上加EN限制电路构成）限制电路构成）&ABENL（2）逻辑符号逻辑符号（3 3）三态与非门的工作原理：）三态与非门的工作原理：EN EN=1=1，T T5 5倒倒置，置，T T6 6饱和，饱和，T T7 7截止，输出取决截止，输出取决于于A A、B B。为：。为：EN=0 EN=0，T T6 6截止，截止，T T7 7导通导通,T,T4 4截止截止,同时由同时由于于T T2 2、T T3 3也截止也截止,输出输出端相当于开路端相当

42、于开路,呈现呈现高电阻状态。高电阻状态。ENENVccR1R2R4DR3 T2T4 T3A AB BL L VccR6R5T5T6T7T1L=AB（4 4）三态与非门的真值表：）三态与非门的真值表：高阻高阻011101110100BA01EN数据输入端数据输入端输出端输出端L3.2.6 BiCMOS3.2.6 BiCMOS门电路门电路 综合利用了双极型器件的速度快、综合利用了双极型器件的速度快、驱驱 动实力强和动实力强和MOSFETMOSFET的低功耗两方面的的低功耗两方面的优势。优势。基本的基本的BiCMOSBiCMOS反相器反相器vI高电平常高电平常,MN、M1和和T2导通导通vI低电平常

43、低电平常,MP、M2和和T1导通导通M1、M2作用是作用是加快加快T1 T2由由导通到截止的过程导通到截止的过程vo低电平低电平vo高电平高电平3.2.7 3.2.7 改进型改进型TTLTTL电路抗饱和电路抗饱和TTLTTL电路电路肖特基势垒二极管肖特基势垒二极管SBDSBD：是一种利用金属和半导体：是一种利用金属和半导体相接触在交界面形成势垒的二极管。相接触在交界面形成势垒的二极管。1 1、肖特基势垒二极管、肖特基势垒二极管SBDSBD的工作特点：的工作特点：具有单向导电性具有单向导电性导通阀值电压较低，约为导通阀值电压较低，约为0.40.4 0.5V0.5V势垒二极管的导电机构是多数载流子

44、，没有少势垒二极管的导电机构是多数载流子，没有少数载流子的积累，因而内部电荷的存储效应很数载流子的积累，因而内部电荷的存储效应很小，使转换速度加快。小，使转换速度加快。2 2、带有、带有SBDSBD钳位的钳位的BJTBJT具有抗饱和作用：具有抗饱和作用：bcebce3 3、肖特基、肖特基TTLTTL与非门电路（与非门电路（STTLSTTL）有源下拉电阻有源下拉电阻（泄放电路）（泄放电路）1.1.当当A=B=1A=B=1时，时，由于由于T6的导通的导通滞后于滞后于T3，使使T3的饱和加快的饱和加快。2.2.随后由于随后由于T6的导通减轻的导通减轻了了T3的饱和程的饱和程度，使度，使T3由饱由饱和

45、变截止时加和变截止时加快。快。Vcc Rb12.8k RC2900 RC450 DARb6 500 T2T4 T3A AB BRC6 T6DBT5 Rb43.5k T1L L250 4 4、TTLTTL门电路的各种系列的性能比较门电路的各种系列的性能比较15101.5低功耗低功耗肖特基肖特基74LS414改进的改进的肖特基肖特基74AS121957DP/pJ4219PD/mW39.53tpd/ns改进的低改进的低功耗肖特功耗肖特基基74ALS74ALS肖特肖特基基74S 类型类型扇出数扇出数N20204020快速快速TTL(74FTTL(74F)10 参数参数一、一、ECLECL门的基本结构门

46、的基本结构输入信号为：输入信号为：输入信号为：输入信号为：VIH=-0.9V,VIH=-0.9V,VIH=-0.9V,VIH=-0.9V,VIL=-1.75V;VIL=-1.75V;VIL=-1.75V;VIL=-1.75V;(1)(1)(1)(1)当当当当A,BA,BA,BA,B都为低电平常，都为低电平常，都为低电平常，都为低电平常，T3T3T3T3优先导通，使优先导通，使优先导通，使优先导通，使VE=VE=VE=VE=2V2V2V2V，T1T1T1T1、T2T2T2T2放射结压降仅放射结压降仅放射结压降仅放射结压降仅0.25V 0.25V 0.25V 0.25V T1T1T1T1、T2T2

47、T2T2同时截止，同时截止，同时截止，同时截止，IE=(IE=(IE=(IE=(2+5.2)/0.7792+5.2)/0.7792+5.2)/0.7792+5.2)/0.779 4.1mA.4.1mA.4.1mA.4.1mA.VO1=VC1-0.7VVO1=VC1-0.7VVO1=VC1-0.7VVO1=VC1-0.7V -0.7V-0.7V-0.7V-0.7V；即即即即L1L1L1L1为为为为ECLECLECLECL逻辑高电平。逻辑高电平。逻辑高电平。逻辑高电平。VO2=VC3-0.7V VO2=VC3-0.7V VO2=VC3-0.7V VO2=VC3-0.7V 0-IERC3-0-IER

48、C3-0-IERC3-0-IERC3-0.7V=-1.7V 0.7V=-1.7V 0.7V=-1.7V 0.7V=-1.7V（低电平）（低电平）（低电平）（低电平）即即即即L2L2L2L2为为为为ECLECLECLECL逻辑低电平。逻辑低电平。逻辑低电平。逻辑低电平。*3.3 3.3 射极耦合逻辑门电路射极耦合逻辑门电路VIH=-0.9V,VIL=-1.75V;VIH=-0.9V,VIL=-1.75V;VIH=-0.9V,VIL=-1.75V;VIH=-0.9V,VIL=-1.75V;（2 2 2 2）当）当）当）当A,BA,BA,BA,B中有一个为高电中有一个为高电中有一个为高电中有一个为高

49、电平（设平（设平（设平（设A A A A为高电平）时，为高电平）时，为高电平）时，为高电平）时，T1T1T1T1优先导通，使优先导通，使优先导通，使优先导通，使VE=-0.9V VE=-0.9V VE=-0.9V VE=-0.9V 0.7V0.7V0.7V0.7V-1.6V-1.6V-1.6V-1.6V，此时，此时，此时，此时T3T3T3T3放射放射放射放射结压降仅结压降仅结压降仅结压降仅0.3V 0.3V 0.3V 0.3V，故，故，故，故T3T3T3T3截止，截止，截止，截止，IE=IE=IE=IE=(-1.6V+5.2)/(-1.6V+5.2)/(-1.6V+5.2)/(-1.6V+5.

50、2)/0.7790.7790.7790.779 4.6mA.4.6mA.4.6mA.4.6mA.明显，明显，明显，明显，VO2=0-IB5RC3VO2=0-IB5RC3VO2=0-IB5RC3VO2=0-IB5RC30.7V 0.7V 0.7V 0.7V -0.7V0.7V0.7V0.7V；即即即即L2L2L2L2为为为为ECLECLECLECL逻辑高电平。逻辑高电平。逻辑高电平。逻辑高电平。VO1=VC1-0.7V VO1=VC1-0.7V VO1=VC1-0.7V VO1=VC1-0.7V 0-IERC1-0-IERC1-0-IERC1-0-IERC1-0.7V=-4.60.22-0.7V